[发明专利]形成集成电路的方法

说明书

本文公开了具有线端延伸部的集成电路布局的各种示例。在一个示例中，一种方法包括接收集成电路布局，该集成电路布局包括：在第一方向上平行延伸的第一组形状和第二组形状，其中，第一组形状的间距不同于第二组形状的间距。横向构件形状被插入到集成电路布局中，其在垂直于第一方向的第二方向上延伸，并且一组线端延伸部被插入到集成电路布局中，其从第一组形状和第二组形状中的每个形状延伸至横向构件形状。提供包括第一组形状、第二组形状、横向构件形状、和一组线端延伸部的集成电路布局用于制造集成电路。本申请的实施例还提供了形成集成电路的方法。

技术领域

本申请涉及半导体领域，并且更具体地，涉及形成集成电路的方法。

背景技术

半导体集成电路(IC)产业经历了快速增长。在IC演进的过程中，功能密度(即，每一芯片面积上互连器件的数量)已普遍增加，而几何尺寸(即，使用制造工艺可产生的最小组件(或线))有所降低。该按比例缩小工艺通常通过提高生产效率和降低相关成本而提供益处。然而，这种按比例缩小也伴随着设计和制造包含这些IC的器件的复杂性的增加。制造中的平行进步允许有精度和可靠性地制造越加复杂的设计。

例如，一些进步补偿光刻极限附近发生的光效应和处理缺陷。在许多示例中，使用一组光刻掩模在半导体衬底上限定和形成IC部件。掩模具有由透射区域或反射区域形成的图案。在光刻曝光期间，诸如紫外光的辐射在撞击衬底上的光刻胶涂层之前穿过掩模或从掩模反射。掩模将图案转印至光刻胶上，然后光刻胶被选择性地去除以露出图案。然后，衬底经历利用剩余的光刻胶的形状的处理步骤以在衬底上产生电路部件。当处理步骤完成时，应用另一光刻胶并且使用下一掩模暴露衬底。通过这种方式，这些部件被分层以产生最终电路。

光的性质使得在衬底上形成的图案与掩模的图案不同。诸如衍射、弥散、和干涉行为之类的光的行为导致诸如边角圆化和边缘误差的变化。同样地，诸如蚀刻缺陷和图案塌陷的处理变化可能导致进一步的变化，特别是在边角和部件边缘处。

发明内容

根据本申请的实施例，提供了一种形成集成电路的方法，包括：接收集成电路布局，所述集成电路布局包括：第一组形状，在第一方向上平行延伸用于形成用于蚀刻衬底的第一组心轴；以及第二组形状，在所述第一方向上平行延伸用于形成用于蚀刻所述衬底的第二组心轴，其中，所述第一组形状的间距不同于所述第二组形状的间距；在所述集成电路布局中插入横向构件形状，所述横向构件形状在与所述第一方向垂直的第二方向上延伸跨越所述第一组形状和所述第二组形状；在所述集成电路布局中插入一组线端延伸部，所述一组线端延伸部从所述第一组形状和所述第二组形状的每个形状延伸至所述横向构件形状；以及提供包括所述第一组形状、所述第二组形状、所述横向构件形状、和所述一组线端延伸部的所述集成电路布局用于形成所述第一组心轴和所述第二组心轴并且用于基于所述第一组心轴和所述第二组心轴蚀刻所述衬底。

根据本申请的实施例，提供了一种形成集成电路的方法，包括：接收用于制造集成电路的布局，所述布局包括：用于形成用于蚀刻衬底的多重图案化工艺的第一组心轴的第一组平行线、以及用于形成用于所述多重图案化工艺的第二组心轴的第二组平行线；在所述第一组平行线和所述第二组平行线之间将横向构件插入所述布局中；将把所述第一组平行线和所述第二组平行线的线耦合至所述横向构件的一组线端延伸部插入所述布局中；以及提供包括所述第一组平行线、所述第二组平行线、所述横向构件、和所述一组线端延伸部的所述布局用于执行所述多重图案化工艺。

根据本申请的实施例，提供了一种形成集成电路的方法，包括：接收用于集成电路的制造的布局，其中，所述布局包括：第一组平行形状、第二组平行形状、以及所述第一组平行形状和所述第二组平行形状之间的间隙；在所述间隙中插入耦合至所述第一组平行形状的第一组线端延伸部；在所述间隙中插入将所述第二组平行形状耦合至所述第一组线端延伸部的第二组线端延伸部；以及提供所述布局用于所述集成电路的制造。

附图说明