[发明专利]时钟树单元、时钟网络结构及FPGA时钟结构

权利要求书

1.一种时钟树单元，其特征在于，所述时钟树单元包括：横向驱动模块、多个纵向接口模块、多个可编程逻辑单元，所述可编程逻辑单元中设置有横向分支驱动；

横向驱动模块，电连接至多个所述纵向接口模块，用于向所述纵向接口模块发送待传输信号；

所述纵向接口模块，与所述横向分支驱动对应连接，用于向所述横向分支驱动发送所述待传输信号；

所述横向分支驱动用于使所述待传输信号在多个所述可编程逻辑单元之间传递。

2.根据权利要求1所述的时钟树单元，其特征在于，所述横向驱动模块的输出端设置有多个输出引线，每一个所述输出引线传输一个所述待传输信号；

每一个所述纵向接口模块与多个所述输出引线中的至少一个电连接，用于接收所述输出引线传递的所述待传输信号。

3.根据权利要求2所述的时钟树单元，其特征在于，所述纵向接口模块中设置有所述横向分支驱动，多个所述纵向接口模块通过所述横向分支驱动电连接，所述横向分支驱动用于使所述待传输信号在多个所述纵向接口模块之间传递。

4.根据权利要求3所述的时钟树单元，其特征在于，

所述横向驱动模块设置有N个输出引线，每一个所述纵向接口模块电连接H个所述输出引线，M个所述纵向接口模块为一组，其中N＝H*M，N、H、M为大于等于1的正整数；

每组所述纵向接口模块相互传递所述待传输信号，以使每一所述纵向接口模块接收到N个所述待传输信号；

与M个所述纵向接口模块对应连接的M个所述可编程逻辑单元为一组，所述M个所述可编程逻辑单元通过所述横向分支驱动连接，以使每一所述可编程逻辑单元接收到N个所述待传输信号。

5.一种时钟网络结构，其特征在于，包括权利要求1-4任一项所述的时钟树单元，其中，

所述时钟网络还包括信号选择器，所述信号选择器电连接至横向驱动模块，用于向所述横向驱动模块发送待传输信号；

所述信号选择器设置有选择信号端，所述选择信号端用于输入第一选择信号；所述信号选择器根据所述第一选择信号选择输入的待传输信号，所述待传输信号包括时钟信号和全局配置信号。

6.根据权利要求5所述的时钟网络结构，其特征在于，所述横向驱动模块还设置有第二选择信号端，所述第二选择信号端用于输入第二选择信号；所述横向驱动模块根据所述第二选择信号，接收外部信号，并传递至所述纵向接口模块。

7.一种FPGA时钟结构，其特征在于，包括权利要求5-6任一项所述的时钟网络结构。