[发明专利]具有沟槽型器件隔离膜的半导体器件

说明书

本公开提供了具有沟槽型器件隔离膜的半导体器件。一种半导体器件包括具有半导体层的基板。沟槽形成在半导体层内。填充绝缘膜设置在沟槽内。插入衬层设置在填充绝缘膜内。插入衬层与半导体层间隔开并沿着沟槽的底表面延伸。

技术领域

本公开涉及一种半导体器件，更具体地，涉及包括沟槽型器件隔离膜的半导体器件及其制造方法。

背景技术

器件隔离膜形成在半导体器件中以划分半导体器件的有源区域。硅的局部氧化(LOCOS)氧化物膜可以用作半导体器件的器件隔离膜。然而，LOCOS氧化物膜可以具有在其边缘上的喙状部分(例如，像鸟的喙一样的部分)，因此减少了有源区域的面积，同时也产生泄漏电流。为了解决这个问题，可以采用具有窄的宽度和优良的器件隔离特性的浅沟槽隔离(STI)结构。

动态随机存取存储器(DRAM)是常规的半导体器件。最新的DRAM器件可以具有高水平的集成，因为越来越多的存储器单元被装配到更小的管芯中。由于DRAM器件被更高度地集成，单元至单元的间隔逐渐减小，因此用于器件隔离的间隙填充余量也逐渐减小。有源区域的宽度应当增大以便增大单元晶体管中的单元电流，但是这会导致器件隔离膜的减小的临界尺寸(CD)。

发明内容

一种半导体器件包括具有半导体层的基板。沟槽形成在半导体层内。填充绝缘膜设置在沟槽内。插入衬层设置在填充绝缘膜内。插入衬层与半导体层间隔开并沿着沟槽的底表面延伸。

一种半导体器件包括基板。沟槽形成在基板内。沟槽包括彼此相对的第一侧壁和第二侧壁。第一绝缘膜沿着沟槽的第一侧壁、第二侧壁和底表面延伸。第二绝缘膜设置在第一绝缘膜上。第二绝缘膜沿着沟槽的底表面和沟槽的第一侧壁延伸。在沟槽的底表面上的第二绝缘膜的厚度大于在沟槽的第一侧壁上的第二绝缘膜的厚度。第三绝缘膜设置在第二绝缘膜上。第三绝缘膜填充沟槽。

一种半导体器件包括基板。第一沟槽形成在基板内。第一沟槽具有第一宽度。第二沟槽形成在基板内。第二沟槽具有与第一宽度不同的第二宽度。第一器件隔离膜包括沿着第一沟槽的侧壁和底表面延伸的第一绝缘膜。第二绝缘膜设置在第一绝缘膜上并沿着第一沟槽的底表面延伸。第三绝缘膜设置在第二绝缘膜上并填充第一沟槽。第二绝缘膜包括相对于第一绝缘膜和第三绝缘膜具有蚀刻选择性的材料。第二器件隔离膜填充第二沟槽并包括相对于第二绝缘膜具有蚀刻选择性的材料。

附图说明

通过参照以下的结合附图来考虑的详细描述，本公开的更全面的理解以及伴随其的许多方面将对于本领域普通技术人员来说变得更加明显，附图中：

图1是示出根据本发明的某些示范性实施方式的半导体器件的示意性俯视图；

图2是沿着图1的线A-A剖取的截面图；

图3是沿着图1的线B-B剖取的截面图；

图4是示出根据本发明的某些示范性实施方式的半导体器件的视图；

图5是示出根据本发明的某些示范性实施方式的半导体器件的视图；

图6是示出根据本发明的某些示范性实施方式的半导体器件的视图；

图7是示出根据本发明的某些示范性实施方式的半导体器件的视图；

图8是示出根据本发明的某些示范性实施方式的半导体器件的视图；

图9是示出根据本发明的某些示范性实施方式的半导体器件的视图；

图10是示出根据本发明的某些示范性实施方式的半导体器件的视图；

图11至图17是示出在根据本发明的某些示范性实施方式的用于制造半导体器件的方法中的制造的中间阶段的视图；

图18是示出在根据本发明的某些示范性实施方式的用于制造半导体器件的方法中的制造的中间阶段的视图；以及