[发明专利]形成具有减少的腐蚀的接触插塞的方法

说明书

方法包括形成ILD以覆盖晶体管的栅极堆叠件。ILD和栅极堆叠件是晶圆的一部分。蚀刻ILD以形成接触开口，并且通过接触开口暴露晶体管的源极/漏极区域或栅极堆叠件中的栅电极。导电覆盖层形成为延伸至接触开口内。在镀液中使用电化学镀将含金属材料镀在导电覆盖层上。含金属材料具有填充接触开口的部分。镀液具有低于约100ppm的硫含量。对晶圆实施平坦化以去除含金属材料的过量部分。含金属材料的剩余部分和导电覆盖层的剩余部分组合形成接触插塞。本发明实施例涉及形成具有减少的腐蚀的接触插塞的方法。

技术领域

本发明实施例涉及形成具有减少的腐蚀的接触插塞的方法。

背景技术

在集成电路的制造中，接触插塞用于连接至晶体管的源极和漏极区域以及栅极。源极/漏极接触插塞通常连接至源极/漏极硅化物区域，它的形成包括形成接触开口以暴露源极/漏极区域，沉积金属层，实施退火以使金属层与源极/漏极区域反应，将钨填充至剩余的接触开口，并且实施化学机械抛光(CMP)以去除过量的钨。之后，实施清洗。在CMP和随后的清洗工艺中，接触插塞的顶面可能遭受凹陷和腐蚀。

发明内容

根据本发明的一些实施例，提供了一种形成半导体器件的方法，包括：形成覆盖晶体管的栅极堆叠件的层间电介质(ILD)，其中，所述层间电介质和所述栅极堆叠件是晶圆的部分；蚀刻所述层间电介质以形成第一接触开口，其中，通过所述第一接触开口暴露所述晶体管的源极/漏极区域或所述栅极堆叠件中的栅电极；形成导电覆盖层，其中，所述导电覆盖层延伸至所述第一接触开口内；将含金属材料镀在所述导电覆盖层上，在镀液中使用电化学镀实施所述镀，其中，所述含金属材料包括填充所述第一接触开口的部分，并且所述镀液具有低于100百万分率(ppm)的硫含量；以及对所述晶圆实施平坦化以去除所述含金属材料的过量部分，其中，所述含金属材料的剩余部分和所述导电覆盖层的剩余部分组合形成第一接触插塞。

根据本发明的另一些实施例，还提供了一种形成半导体器件的方法，包括：形成层间电介质(ILD)；蚀刻所述层间电介质以形成第一接触开口和第二接触开口，其中，分别通过所述第一接触开口和所述第二接触开口暴露晶体管的源极/漏极区域和栅电极；沉积延伸至所述第一接触开口和所述第二接触开口内的金属层；沉积导电覆盖层，其中，所述导电覆盖层延伸至所述第一接触开口和所述第二接触开口内；在镀液中使用电化学镀将含金属材料镀在所述导电覆盖层上，其中，所述镀液不含硫；以及实施平坦化以去除所述含金属材料的过量部分，其中，所述含金属材料的剩余部分和所述导电覆盖层的剩余部分形成源极/漏极接触插塞和栅极接触插塞。

根据本发明的又一些实施例，还提供了一种形成半导体器件的方法，包括：形成层间电介质(ILD)；蚀刻所述层间电介质以形成接触开口，其中，通过所述接触开口暴露晶体管的源极/漏极区域或栅电极；沉积延伸至所述接触开口内的金属层；沉积导电覆盖层，所述导电覆盖层具有延伸至所述接触开口内的第一部分和位于所述层间电介质上面的第二部分；在镀液中使用电化学镀将含金属材料镀在所述导电覆盖层上，其中，所述镀液不含硫；实施平坦化以去除所述含金属材料的过量部分，其中，所述含金属材料的剩余部分和所述导电覆盖层的剩余部分组合形成接触插塞，并且所述接触插塞的顶面从邻近所述层间电介质的顶面凹进以形成凹槽；以及在所述凹槽中选择性地形成金属盖。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图12示出了根据一些实施例的晶体管和接触插塞的形成中的中间阶段的截面图。

图13示出了根据一些实施例的晶体管和接触插塞的截面图。

图14示出了根据一些实施例的用于形成晶体管的工艺流程。

具体实施方式