[发明专利]一种改善电磁兼容性能的方法

权利要求书

1.一种改善电磁兼容性能的方法，其特征在于：对时钟缓存器Clock Buffer芯片的输入输出电路进行改造，将其供电电源经降能、滤波处理后接入时钟缓存器Clock Buffer芯片，将其输入/输出信号分别经RC滤波电路处理后输入/输出，并将其空pin连接电阻到地，使空pin的能量传递到大地中，从而避免电磁信号向空间的辐射；同时，将时钟缓存器Clock Buffer芯片的参考电源对应接口部分挖空，进而切断了耦合路径，使时钟缓存器Clock Buffer产生的能量不能从骚扰源传递到敏感源，从而从根本上防止电磁兼容问题的产生。

2.根据权利要求1所述的改善电磁兼容性能的方法，其特征在于：所述时钟缓存器ClockBuffer芯片的供电电源P2V5_AUX通过衰减器和电容滤波电路进行降能、滤波处理后接入时钟缓存器Clock Buffer芯片的VDD脚；将输入信号CLK_50M_R接入时钟缓存器Clock Buffer芯片的CLK脚，输出信号CLK_50M_0，CLK_50M_1和CLK_50M_2分别接入时钟缓存器Clock Buffer芯片的Q1脚，Q2脚和Q3脚，输入信号CLK_50M_R以及输出信号CLK_50M_0，CLK_50M_1和CLK_50M_2分别连接RC滤波电路；时钟缓存器Clock Buffer芯片的Q4脚连接电阻到地，GND脚接地。

3.根据权利要求2所述的改善电磁兼容性能的方法，其特征在于：所述衰减器为磁珠R6，所述供电电源P2V5_AUX串联磁珠R6，用于降低其输入能量，同时消除存在于电路中的RF噪声；所述供电电源P2V5_AUX串联磁珠R6的输出端与地之间分别连接电容C5，C6和C7，随后供电电源P2V5_AUX接入VDD脚，电容C5，C6和C7并联另一端接地。

4.根据权利要求3所述的改善电磁兼容性能的方法，其特征在于：所述供电电源P2V5_AUX先后串联磁珠R6和电阻R5后接入时钟缓存器Clock Buffer芯片的OE脚。

5.根据权利要求3所述的改善电磁兼容性能的方法，其特征在于：所述磁珠R6的阻值为1800Ω，所述电容C5，C6和C7的电容量分别为0.1uf，0.1uf和1uf。

6.根据权利要求4所述的改善电磁兼容性能的方法，其特征在于：所述电阻R5为4.7k电阻。

7.根据权利要求2所述的改善电磁兼容性能的方法，其特征在于：所述输入信号CLK_50M_R以及输出信号CLK_50M_0，CLK_50M_1和CLK_50M_2分别连接电阻R1，R2，R3和R4，电阻R1，R2，R3和R4的输入端与地之间分别连接电容C1，C2，C3和C4。

8.根据权利要求7所述的改善电磁兼容性能的方法，其特征在于：所述电阻R1，R2，R3，R4的阻值为22Ω～33Ω，所述电容C1，C2，C3和C4的电容量为10pf～18pf。

9.根据权利要求7或8所述的改善电磁兼容性能的方法，其特征在于：所述电阻R1，R2，R3，R4的阻值为22Ω，所述电容C1，C2，C3和C4的电容量为10pf，当出现辐射问题时，将电阻和电容调大，电阻R1，R2，R3，R4的阻值最大不超过33Ω，电容C1，C2，C3和C4的电容量最大不超过18pf。