[发明专利]集成电路装置的制造方法

说明书

公开提供一种集成电路装置的制造方法，包括：形成一材料层，其具有一鳍状物结构阵列，其中至少一个鳍状物结构在一第一侧壁具有一第一材料且在上述第二侧壁的相反侧的一第二侧壁具有一第二材料，上述第一材料与上述第二材料不同。上述方法还包括使上述至少一个鳍状物结构的上述第二侧壁曝露；以及移除上述至少一个鳍状物结构。

技术领域

本发明是关于集成电路装置的制造方法，特别是关于半导体装置的制造方法。

背景技术

半导体集成电路(integrated circuit；IC)工业已历经快速的成长。在集成电路革命的过程，功能密度(例如每单位芯片面积的互连的装置的数量)已逐渐增加，同时减少几何尺寸(例如使用一制程可以制作的最小构件(或线))。这个尺寸缩减的过程通常通过增加产品效率与降低关联成本而获得效益。然而这样的尺寸缩减亦伴随着增加与这些集成电路结合的装置的设计及制造上的复杂度，并且为了实现其发展，在这些装置的制造也要作相似的研发。

作为一例，已努力引进多栅极装置，以通过增加栅极－通道耦合(gate-channelcoupling)来改善栅极控制(gate control)、减少关闭状态电流(OFF-state current)以及减少短通道效应(short-channel effects)。一种已被引进的此类多栅极装置为鳍式场效晶体管(fin field-effect transistor；FinFET)。上述鳍式场效晶体管是以从一基底延伸并形成于此基底上的鳍状结构而得名，上述鳍状结构是用来形成场效晶体管的通道区。鳍式场效晶体管是相容于传统的互补式金属－氧化物－半导体(complementary metal-oxide-semiconductor；CMOS)制程，且其三维结构可使其尺寸大幅缩减但仍维持栅极控制并减轻短通道效应。然而，要持续鳍式场效晶体管装置的尺寸缩减，需要在光微影制程有一致的改善。目前的微影制程在例如对准的精确性、所使用的设备(例如一光微影步进电动机(stepper))以及所能印出的最小特征尺寸，可能有其限制。因此，目前的微影工具无法提供足够的制程余裕(process margin)，特别是在使用现有的光微影制程时。因此，鳍式场效晶体管的关键尺寸(critical dimensions；CDs)会因为图形对不准或其他微影误差而直接受到冲击，其会导致装置效能的降低及/或装置失效。因此，现存的技术尚未被证实可以在所有方面都得到完全满意的表现。

发明内容

本公开的一实施例是提供一种集成电路装置的制造方法。上述方法包括：形成一材料层，其具有一鳍状物结构阵列，其中至少一个鳍状物结构在一第一侧壁具有一第一材料且在上述第二侧壁的相反侧的一第二侧壁具有一第二材料，上述第一材料与上述第二材料不同。上述方法还包括使上述至少一个鳍状物结构的上述第二侧壁曝露；以及移除上述至少一个鳍状物结构。

本公开的一实施例是提供一种集成电路装置的制造方法。上述方法包括：在一基底的上方形成多个芯棒(mandrel)；在上述芯棒的侧壁上形成多个鳍状物结构在上述多个鳍状物结构的上方沉积一保护材料层，其中上述保护材料层的蚀刻剂敏感性异于上述芯棒的蚀刻剂敏感性；移除上述保护材料层的一部分以局部曝露上述多个鳍状物结构的一个鳍状物结构；以及移除被局部曝露的上述鳍状物结构。

本公开的一实施例是提供一种集成电路装置的制造方法。上述方法包括：在一基底上形成一牺牲层；图形化上述牺牲层以形成一组芯棒(mandrel)；在上述组芯棒的侧壁上沉积间隔物；在上述间隔物之间沉积一保护材料，其中上述保护材料相对于上述组芯棒展现蚀刻选择性；施行一第一蚀刻制程，以移除上述保护材料的一部分，借此曝露上述间隔物的一子集团的侧壁；施行一第二蚀刻制程，以移除上述间隔物的上述子集团；以及施行一第三蚀刻制程，以移除上述组芯棒。

附图说明

根据以下的详细说明并配合所附附图做完整公开。应注意的是，根据本产业的一般作业，图示并未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。