[发明专利]沟槽栅功率晶体管及其制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽栅功率晶体管；本发明还涉及一种沟槽栅功率晶体管的制造方法。

背景技术

如图1所示，是现有沟槽栅功率晶体管如功率MOSFET的结构示意图；在半导体衬底如硅衬底101上形成有硅外延层102，在器件区域中形成有沟槽栅，沟槽栅由填充于沟槽中的栅极多晶硅即多晶硅栅104组成，在栅极多晶硅104和沟槽栅的沟槽的侧面和底部表面之间隔离有栅氧化层103。多晶硅栅104a和栅氧化层103a位于器件区域外部，用于在顶部形成接触孔109并通过接触孔109实现和顶部的由正面金属层110形成的栅极连接。多晶硅栅104a和多晶硅栅104相互连接，二者对应的沟槽相互连通且同时形成，其中多晶硅栅104a所对应的沟槽的宽度和深度更大。其中，器件区域为会形成源区106且会形成连接源漏区的沟道的区域，器件区域也称为导通区，器件区域在器件工作时会形成沟道电流，而器件区域外则不存在源区也无法形成沟道，不具有器件的功能结构。

在硅外延层102表面形成有体结注入层或称为阱区也即阱区105，在阱区105的表面形成有源区106，被栅极多晶硅104侧面所述覆盖的体结注入层105表面的用于形成沟道。

在硅外延层102的正面形成有层间膜107，接触孔109穿过层间膜107，在源区106所对应的接触孔109的底部形成有阱区接触区108。

对于沟槽栅功率MOSFET，漏区形成于硅衬底101的背面，漏极由形成于硅衬底101背面的背面金属层组成。

现有沟槽栅功率MOSFET因自身结构和制作工艺的限制，存在着两个制约其性能的因素：

首先因为栅氧化层为一次生长，沟槽内底部和侧壁的氧化硅厚度一样厚，这样在MOSFET承受反向耐压时，沟槽底部电场较大，击穿即会由此处发生，如图1中标记111所示位置处会容易发生击穿。

其次，因沟槽底部栅氧化层的厚度较薄，反向转移电容会比较大。

发明内容

本发明所要解决的技术问题是提供一种沟槽栅功率晶体管，能增加沟槽底部氧化层的厚度，提高器件的击穿电压并降低器件的反向转移电容。为此，本发明还提供一种沟槽栅功率晶体管的制造方法。

为解决上述技术问题，本发明提供的沟槽栅功率晶体管的沟槽栅包括：

沟槽，形成于半导体衬底上。

栅氧化层，形成于所述沟槽的侧面和底部表面。

第一多晶硅层，形成于所述栅氧化层表面。

位于所述沟槽的底部表面上的所述第一多晶硅层被去除而在所述沟槽的底部将所述栅氧化层表面暴露。

第二氧化层形成于所述沟槽底部的所述栅氧化层表面。

第二多晶硅层将所述第二氧化层顶部的所述沟槽完全填充。

由所述第一多晶硅层和所述第二多晶硅层叠加形成多晶硅栅。

所述第二氧化层和所述栅氧化层之间隔离有所述第一多晶硅层。

通过叠加在所述沟槽的底部的所述第二氧化层和所述栅氧化层来形成能降低沟槽栅功率晶体管的反向转移电容的结构。

通过所述第一多晶硅层的底部的插入到所述第二氧化层和所述栅氧化层之间结构来实现所述多晶硅栅从顶部到底部都是通过所述栅氧化层来覆盖所述沟槽的侧面的结构，从而保证所述沟槽栅功率晶体管具有较低导通电阻。

进一步的改进后，所述沟槽栅功率晶体管的导通区由多个原胞周期性排列组成，沟槽栅功率晶体管的导通区的各原胞都包括一个所述沟槽栅。

进一步的改进后，所述沟槽栅功率晶体管的导通区的各原胞还包括：

所述半导体衬底具有第一导电类型，在所述半导体衬底表面形成有第二导电类型掺杂的阱区，所述阱区的结深小于等于所述沟槽的深度，被所述多晶硅栅侧面覆盖的所述阱区的表面用于形成沟道。

在所述阱区的表面形成有第一导电类型重掺杂的源区。

在所述半导体衬底的背面形成有第一导电类型重掺杂的漏区。

进一步的改进后，所述沟槽栅功率晶体管还包括：层间膜，接触孔和正面金属层。

所述源区通过顶部的接触孔连接到由正面金属层组成的源极。

所述多晶硅栅通过顶部的接触孔连接到由正面金属层组成的栅极。

进一步的改进后，在所述半导体衬底背面形成有背面金属层，所述背面金属层和所述漏区接触并组成漏极。