[发明专利]一种应用于MCU复位系统中的抗干扰设计方法

说明书

技术领域

本发明涉及MCU类集成电路复位系统中的抗干扰设计技术领域，具体为一种应用于MCU复位系统中的抗干扰设计方法。

背景技术

在现有技术中，常见的抗干扰设计有：增大电源地之间电容，稳定芯片内部供电，防止电源波动导致电路异常复位；芯片PAD(端口)输入端串接电阻，隔离干扰信号，防止高频干扰信号串入芯片内部导致电路异常工作；在电路内部关键信号线上加RC(电阻电容)滤波模块，滤出高频毛刺信号，防止电路异常工作；对于增大电源地之间电容稳定芯片内部供电，只能解决电源上的干扰带来的影响，同时对于整个芯片面积也有一定的影响。PAD(端口)输入端串接隔离电阻只能隔离来自端口的高频干扰信号。

在电路内部关键信号线上加RC(电阻电容)滤波模块，对于需要较大滤波延时而言，RC会占据很大的芯片面积。除此之外，R和C受工艺影响较大，工艺的波动也会影响其值，导致滤波延时不稳定。因此，在设计上也有一定的局限性，为此，我们提出了一种应用于MCU复位系统中的抗干扰设计方法。

发明内容

本发明的目的在于提供一种应用于MCU复位系统中的抗干扰设计方法，以解决上述背景技术中提出的在电路内部关键信号线上加RC(电阻电容)滤波模块，对于需要较大滤波延时而言，RC会占据很大的芯片面积，R和C受工艺影响较大，工艺的波动也会影响其值，导致滤波延时不稳定，在设计上也有一定的局限性的问题。

为实现上述目的，本发明提供如下技术方案：一种应用于MCU复位系统中的抗干扰设计方法，该应用于MCU复位系统中的抗干扰设计方法如下：

S1：输入信号IN初始为高电平，输出信号OUT恒定为高电平；当输入信号IN由高电平变为低电平时，经过n*2个clk后，输出信号OUT变为低电平；其中clk来自于MCU内部低速时钟或低速时钟的分频；SEL信号来自于MCU配置字；

如果输入信号IN由高电平变为低电平后，保持低电平的时间小于n*2*Tclk(Tclk为clk时钟周期)，然后又变为高电平，则输出OUT依然会保持为高电平；

S2：在MCU复位系统中，输入信号IN为系统复位信号，且低电平复位；在电路正常工作期间，IN信号保持为高电平，输出信号OUT也保持为高电平；当电路受到干扰之后，IN信号可能会出现短时间的低脉冲，只要低脉冲保持的时间小于n*2*Tclk(Tclk为clk时钟周期)，则输出信号依然会保持为高电平，电路依然正常工作；

S3：只有干扰信号低脉冲保持的时间大于n*2*Tclk(Tclk为clk时钟周期)，输出信号OUT才会出现低脉冲毛刺，系统才会异常复位；

S4：根据设计需求，可以调整n的值及Tclk值(Tclk为clk时钟周期)以调整滤出低脉冲干扰信号的能力，提升电路抗干扰性能；

SEL配置选择信号为1，当SEL＝1时，输出信号OUT会随着输入信号IN的变化而变化。在MCU复位系统中，输入信号IN为系统复位信号，且低电平复位；对于应用于干扰信号很弱的环境下，并且不会轻易触发MCU系统异常复位，对复位时间有特殊要求的环境下，需要电路在接收到复位信号后立即复位的情况下，可以通过SEL配置选择信号配置到此种工作模式。

优选的，所述应用于MCU复位系统中的抗干扰设计方法中通过MCU配置字配置系统复位信号的输出时间，在接收到复位信号之后，复位系统立即响应复位。

优选的，所述步骤S4通过SEL配置字选择，配置在该种模式下，复位信号延时一段时间输出，只要干扰低电平信号小于该延时时间，都不会触发电路异常复位，对于强干扰环境下可提升芯片工作的稳定性。对于不同的应用环境做出灵活的选择。

与现有技术相比，本发明的有益效果是：本发明可以解决MCU类电路复位系统抗干扰方面的问题，无论从电源上串入的干扰信号、PAD(端口)串入的干扰或其他方面串入的干扰信号，影响到MCU类电路的复位系统，可以通过该设计滤出复位通路上的干扰毛刺信号，防止电路受到干扰而异常复位，提高电路工作的稳定性。同时通过MCU配置字SEL，可以选择MCU复位系统在接收到复位信号之后立即响应，使系统复位。本设计方案应用灵活，只需通过SEL配置字选择，是否需要在接收到复位信号之后立即复位，对于不同的应用环境做出灵活的选择，本设计方案采用纯数字逻辑，而数字单元通常面积较小，因此，对整的芯片面积的影响很小。根据设计需求调整n的值及Tclk值(Tclk为clk时钟周期)，可灵活调整滤出干扰信号的时间。

附图说明

图1为本发明逻辑结构示意图；