[发明专利]一种应用于MCU复位系统中的抗干扰设计方法在审

专利信息
申请号: 201711233641.1 申请日: 2017-11-30
公开(公告)号: CN107861597A 公开(公告)日: 2018-03-30
发明(设计)人: 唐映强;陈恒江;陈峰;王炯翊 申请(专利权)人: 无锡中微爱芯电子有限公司
主分类号: G06F1/24 分类号: G06F1/24;H03K5/1252
代理公司: 北京科家知识产权代理事务所(普通合伙)11427 代理人: 陈娟
地址: 214000 江苏省无锡市*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 应用于 mcu 复位 系统 中的 抗干扰 设计 方法
【权利要求书】:

1.一种应用于MCU复位系统中的抗干扰设计方法,其特征在于:该应用于MCU复位系统中的抗干扰设计方法如下:

S1:输入信号IN初始为高电平,输出信号OUT恒定为高电平;当输入信号IN由高电平变为低电平时,经过n*2个clk后,输出信号OUT变为低电平;其中clk来自于MCU内部低速时钟或低速时钟的分频;SEL信号来自于MCU配置字;

如果输入信号IN由高电平变为低电平后,保持低电平的时间小于n*2*Tclk(Tclk为clk时钟周期),然后又变为高电平,则输出OUT依然会保持为高电平;

S2:在MCU复位系统中,输入信号IN为系统复位信号,且低电平复位;在电路正常工作期间,IN信号保持为高电平,输出信号OUT也保持为高电平;当电路受到干扰之后,IN信号可能会出现短时间的低脉冲,只要低脉冲保持的时间小于n*2*Tclk(Tclk为clk时钟周期),则输出信号依然会保持为高电平,电路依然正常工作;

S3:只有干扰信号低脉冲保持的时间大于n*2*Tclk(Tclk为clk时钟周期),输出信号OUT才会出现低脉冲毛刺,系统才会异常复位;

S4:根据设计需求,可以调整n的值及Tclk值(Tclk为clk时钟周期)以调整滤出低脉冲干扰信号的能力,提升电路抗干扰性能;

SEL配置选择信号为1,当SEL=1时,输出信号OUT会随着输入信号IN的变化而变化。在MCU复位系统中,输入信号IN为系统复位信号,且低电平复位;对于应用于干扰信号很弱的环境下,并且不会轻易触发MCU系统异常复位,对复位时间有特殊要求的环境下,需要电路在接收到复位信号后立即复位的情况下,可以通过SEL配置选择信号配置到此种工作模式。

2.根据权利要求1所述的一种应用于MCU复位系统中的抗干扰设计方法,其特征在于:所述应用于MCU复位系统中的抗干扰设计方法中通过MCU配置字配置系统复位信号的输出时间,在接收到复位信号之后,复位系统立即响应复位。

3.根据权利要求1所述的一种应用于MCU复位系统中的抗干扰设计方法,其特征在于:所述步骤S4通过SEL配置字选择,配置在该种模式下,复位信号延时一段时间输出,只要干扰低电平信号小于该延时时间,都不会触发电路异常复位,对于强干扰环境下可提升芯片工作的稳定性。对于不同的应用环境做出灵活的选择。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡中微爱芯电子有限公司,未经无锡中微爱芯电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201711233641.1/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top