[发明专利]晶体管结构、存储单元、存储器阵列及其制备方法

说明书

本发明提供一种晶体管结构的制备方法，包括于半导体衬底上形成复数个栅极导电层，并于栅极导电层的侧壁及上表面形成隔离结构及栓导电层；对栓导电层进行第一刻蚀，使栓导电层的顶面高度小于等于隔离结构的顶面高度；于隔离结构的外露侧壁和上表面形成栓导电定义层，并对栓导电层进行第二刻蚀，以形成隔离槽；于栓导电层的第二侧面形成牺牲层；于隔离槽内形成栓导电隔离层；对上一步骤所述结构进行厚度修正，以暴露栓导电层；对栓导电层及牺牲层进行第三刻蚀，以形成凹穴；于凹穴中填充金属垫层，以形成晶体管结构的源极漏极。通过本发明解决了因多晶硅中存在缝隙，导致金属垫层不均匀，使金属间层电阻值偏高，影响导电性能的问题。

技术领域

本发明属于半导体器件制作领域，特别是涉及一种晶体管结构、存储单元、存储器阵列及其制备方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每一个存储单元主要由一个晶体管、及由晶体管操控的电容器所构成，其中，晶体管通过栓导电层与所述电容器形成导电通道，以控制所述电容器。

众所周知，栓导电层的电传导能力是决定所述存储单元性能的关键参数，而金属垫层则是决定所述栓导电层电传导能力的关键；而现有的栓导电层在制备过程中，其介电层材料一般采用多晶硅材料，并通过对所述多晶硅进行刻蚀，形成凹穴，以便形成后续的金属垫层；但由于结构上多晶硅生成时有过多缝隙，导致之后形成的氮化硅的侧壁不平整，进而导致后续形成的金属垫层不均匀，并最终导致金属垫层的电阻值偏高。

鉴于此，有必要设计一种新的晶体管结构、存储单元、存储器阵列及其制备方法用以解决上述技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶体管结构、存储单元、存储器阵列及其制备方法，用于解决现有技术中因多晶硅中存在缝隙，导致后续形成的金属垫层不均匀，进而导致金属垫层电阻值偏高，影响导电性能的问题。

为实现上述目的及其他相关目的，本发明提供一种晶体管结构的制备方法，所述制备方法包括：

步骤1)设置复数个栅极导电层在半导体衬底上，并于所述栅极导电层的侧壁表面及上表面形成隔离结构，于相邻所述隔离结构之间更形成栓导电层，且相邻所述栅极导电层之间的所述栓导电层彼此相连在所述半导体衬底的浅沟槽隔离结构上，其中，所述栓导电层的厚度大于所述隔离结构的高度；

步骤2)对所述栓导电层进行第一刻蚀，第一刻蚀后所述栓导电层的顶面高度小于等于所述隔离结构的顶面高度，所述隔离结构隔离所述栓导电层的第一侧面；

步骤3)于所述隔离结构的外露侧壁表面和上表面形成栓导电定义层，并对在所述浅沟槽隔离结构上的所述栓导电层进行第二刻蚀，以形成隔离槽，其中，所述隔离槽隔离所述栓导电层的第二侧面；

步骤4)于所述栓导电层的所述第二侧面形成一牺牲层；

步骤5)于所述隔离槽内形成一栓导电隔离层，其中，所述牺牲层隔离所述栓导电隔离层和所述栓导电层，以使所述栓导电隔离层不直接接触所述栓导电层的所述第二侧面；

步骤6)对步骤5)所述结构进行厚度修正，以暴露出所述栓导电层；

步骤7)对所述栓导电层及所述牺牲层进行第三刻蚀，使得第三刻蚀后所述栓导电层的顶面高度小于厚度修正后所述隔离结构的顶面高度，并且小于厚度修正后所述栓导电隔离层的顶面高度，以形成凹穴；以及

步骤8)于所述凹穴中填充金属垫层，以形成所述晶体管结构的源极漏极。

优选地，步骤1)中的所述隔离结构包括依次形成第一保护层、隔离层、及第二保护层；在步骤2)后，第一刻蚀后所述栓导电层的顶面高度仍大于在所述栅极导电层上所述第一保护层的顶面高度；在步骤7)后，第三刻蚀后所述栓导电层的顶面高度仍大于所述栅极导电层的高度。