[发明专利]半导体器件的制造方法

说明书

一种半导体器件的形成方法，其在基底表面的铜层之上形成图形化光刻胶层之前，通过对铜层的表面进行处理，以在铜层的表面刻意地形成氧化铜，减小了基底的表面反射率。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件的制造方法。

背景技术

铜因电阻率低、功耗小、抗电迁移性能好等原因在IC中被广泛采用，例如，其常用作互连线。在某些制程中，在基底上形成铜层之后，利用光刻技术在铜层上方形成图形化光刻胶层。然而，由于铜层的反射率较高，在光刻过程中，会因反射光线和入射光线相干涉，而在光刻胶内部形成驻波效应和多重曝光，导致图形化光刻胶层所形成的图案不符合要求，进而使得后续以该图形化光刻胶层为基础的工艺也不符合要求。

例如，在一种封装制程中，参考图1所示，在整个基底1上形成用作再分布线(Redisdribution Line，简称RDL)的铜层2之后，在铜层2上方形成图形化光刻胶层3，图形化光刻胶层3具有露出铜层2的开口30。然后，参考图2所示，通过电镀的方式在开口30内形成导电凸块(bump)4。接着，参考图3所示，去除图形化光刻胶层3。

然而，经检测发现，参考图4所示，导电凸块4的底部会存在缺角40(即凹坑)，原因在于：结合图3所示，铜层2的反射率较高，在形成图形化光刻胶层3的过程中，光刻胶会出现局部显影不完全，使得开口30的侧壁形成凸包(未图示)，这样一来，在开口30内填充金属形成导电凸块4时，会在对应凸包的位置形成缺角40。

鉴于以上所述，在铜层上方形成图形化光刻胶层时如何减小铜层的反射成为亟待解决的技术问题。

发明内容

本发明要解决的技术问题是：在铜层上方形成图形化光刻胶层时如何减小铜层的反射。

为了解决上述问题，本发明的一个实施例提供了一种半导体器件的形成方法，其包括：提供基底，所述基底的表面形成有铜层；对所述铜层的表面进行处理，以在所述铜层的表面形成氧化铜；在所述氧化铜上形成图形化光刻光层。

可选地，所述处理为在含氧气的氛围中进行氧化。

可选地，所述处理为：在含氧气的炉内进行热氧化或者在室温下的无尘室内静置。

可选地，所述热氧化的温度大于140℃。

可选地，所述热氧化的时间大于180s。

可选地，所述处理为：利用化学试剂对所述铜层进行氧化或者在含氧等离子体的氛围中进行氧化。

可选地，所述氧化铜的厚度为0.3μm至0.5μm。

可选地，所述铜层用作再布线层，所述图形化光刻胶层具有露出所述氧化铜的开口；

所述方法还包括：在所述开口内形成导电凸块，然后去除所述图形化光刻胶层。

可选地，形成所述导电凸块的方法为电镀。

可选地，所述导电凸块的材质为铜，所述电镀所采用的电镀液包括硫酸铜、硫酸、水和添加剂。

可选地，将用于作为所述导电凸块的铜镀于所述铜层之上之前，还包括：将所述基底置于所述电镀液中，利用所述电镀液去除所述开口下方的所述氧化铜。

与现有技术相比，本发明的技术方案具有下述优点：

在基底表面的铜层之上形成图形化光刻胶层之前，通过对铜层的表面进行处理，以在铜层的表面刻意地形成氧化铜，可以减小基底的表面反射率，这样一来，在基底上方形成图形化光刻胶层的光刻过程中，可以减少光刻胶内部形成的驻波效应和多重曝光，使图形化光刻胶层所形成图案更符合设计要求，如此一来，后续以图形化光刻胶层为基础的工艺也更符合设计要求。