[发明专利]一种SONO刻蚀中负载效应影响的减轻方法有效
申请号: | 201711167908.1 | 申请日: | 2017-11-21 |
公开(公告)号: | CN107994027B | 公开(公告)日: | 2020-09-25 |
发明(设计)人: | 何佳;刘藩东;张若芳;王鹏;夏志良;霍宗亮 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L27/11563 | 分类号: | H01L27/11563;H01L27/11578 |
代理公司: | 北京辰权知识产权代理有限公司 11619 | 代理人: | 刘广达 |
地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 sono 刻蚀 负载 效应 影响 减轻 方法 | ||
1.一种减轻SONO刻蚀负载效应的方法,包括以下步骤:
沉积形成沟道侧壁堆叠结构,所述沟道侧壁堆叠结构包括SONO结构;
刻蚀所述沟道侧壁堆叠结构;
填充插塞氧化物;
平坦化所述插塞氧化物以露出栅极线区域的牺牲介质层;
对所述栅极线区域的牺牲介质层进行选择性刻蚀,使得栅极线区域的高度与沟道核心区域的高度基本相同;
所述对所述栅极线区域的牺牲介质层进行选择性刻蚀,是采用干法刻蚀工艺(DryEtch);
回刻所述插塞氧化物以形成多晶硅沉积沟道;
在所述多晶硅沉积沟道中沉积插塞多晶硅;
平坦化所述插塞多晶硅并露出牺牲介质层。
2.根据权利要求1所述的方法,其特征在于:
在所述沉积形成沟道侧壁堆叠结构的步骤前,还包括,沉积衬底堆叠结构、刻蚀衬底堆叠结构、形成硅外延层的步骤。
3.根据权利要求2所述的方法,其特征在于:
所述沉积衬底堆叠结构,具体为,提供衬底,所述衬底表面形成有多层交错堆叠的层间介质层及牺牲介质层,所述牺牲介质层形成于相邻的层间介质层之间;所述层间介质层为氧化硅层,所述牺牲介质层为氮化硅层,从而形成O/N堆叠结构(O/N Stacks)。
4.根据权利要求3所述的方法,其特征在于:
所述刻蚀衬底堆叠结构,具体为,刻蚀所述层间介质层及牺牲介质层以形成沟道,所述沟道通至所述衬底并形成一定深度的、用于生长硅外延层的第一硅槽。
5.根据权利要求4所述的方法,其特征在于:
所述形成沟道侧壁堆叠结构,具体为,首先,在所述沟道的侧壁及硅外延层的表面上依次沉积氧化硅/氮化硅/氧化硅/多晶硅,以形成SONO结构;随后,在多晶硅表面再沉积一层帽氧化物层。
6.根据权利要求5所述的方法,其特征在于:
所述刻蚀步骤中,具体为,沿所述沟道侧壁堆叠结构的底壁向下刻蚀,通至所述硅外延层并形成一定深度的第二硅槽;覆盖所述衬底堆叠结构顶面的所述沟道侧壁堆叠结构同时被去除。
7.根据权利要求1-6任意一项所述的方法,其特征在于:
所述平坦化处理采用化学机械研磨工艺(CMP)。
8.根据权利要求1-6任意一项所述的方法,其特征在于:
所述填充插塞氧化物采用原子层沉积工艺(ALD)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711167908.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种在高深宽比沟道孔刻蚀中保护侧壁的工艺
- 下一篇:三维存储器及其形成方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的