[发明专利]电容单元

说明书

本公开实施例提供一种电容单元。电容单元包括一第一PMOS晶体管、一第一NMOS晶体管、一第二PMOS晶体管以及一第二NMOS晶体管。第一PMOS晶体管耦接于一电源供应端以及一第一节点之间，具有耦接于一第二节点的栅极。第一NMOS晶体管耦接于一接地端以及第二节点之间，具有耦接于第一节点的栅极。第二PMOS晶体管具有耦接于第二节点的漏极与栅极，以及耦接于电源供应端或是第一节点的源极。第二NMOS晶体管具有耦接于第一节点的漏极与栅极，以及耦接于接地端或是第二节点的源极。第一PMOS晶体管和第一NMOS晶体管形成交互耦接的解耦合结构，具有串联通道阻抗的MOS电容值，以增加静电放电保护并降低栅极漏电流。

技术领域

本公开有关于一种电容单元，且特别有关于一种可提供MOS电容值的电容单元。

背景技术

集成电路(IC)的电源供应线可提供电流对集成电路中的主动和无源元件进行充电和放电。例如，数字互补金属氧化物半导体(CMOS)电路会在脉冲转变时汲取电流。在电路操作期间，电源供应线会提供具有较高强度的瞬间电流，其可能在电源线中产生电压噪声。当瞬间电流的变动时间变短或是寄生电感或寄生电阻变大时，电源供应线中的电压将变动。

集成电路的操作频率可能在几百兆赫兹(MHz)到几千兆赫兹(GHz)。在这样的电路中，脉冲信号的上升时间非常短，而供应线中的电压变化可能非常大。为电路供电的电源供应线中所出现的不期望的电压变化可能对其内部信号造成噪声，并降低噪声限度。噪声限度的降低可能会降低电路的可靠性，甚至导致电路故障。

为了降低电源供应线上的电压变化，通常在不同的电源供应线之间或电源供应线与接地线之间使用滤波或解耦合(de-coupling)电容。解耦合电容可作为电荷储存器，其会另外向电路提供电流以防止电源电压的瞬间下降。

发明内容

本公开提供一种电容单元。电容单元包括一第一PMOS晶体管、一第一NMOS晶体管、一第二PMOS晶体管以及一第二NMOS晶体管。第一PMOS晶体管耦接于一电源供应端以及一第一节点之间，具有耦接于一第二节点的栅极。第一NMOS晶体管耦接于一接地端以及第二节点之间，具有耦接于第一节点的栅极。第二PMOS晶体管具有耦接于第二节点的漏极与栅极，以及耦接于电源供应端或是第一节点的源极。第二NMOS晶体管具有耦接于第一节点的漏极与栅极，以及耦接于接地端或是第二节点的源极。

附图说明

图1为显示根据本发明一些实施例所述的电容单元，其可作为解耦合电容；

图2A为显示根据本发明一些实施例所述的图1的电容单元的上视图；

图2B为显示图2A中沿着线A-AA的剖面图；

图3为显示根据本发明一些实施例所述的电容单元，其可作为解耦合电容；

图4A为显示根据本发明一些实施例所述的图3的电容单元的上视图；

图4B为显示图4A中沿着线B-BB的剖面图；

图5A为显示根据本发明一些实施例所述的电容单元，其可作为解耦合电容；

图5B为显示根据本发明一些实施例所述的图5A的电容单元的上视图；

图5C为显示图5B中沿着线C-CC的剖面图；

图6A为显示根据本发明一些实施例所述的电容单元，其可作为解耦合电容；

图6B为显示根据本发明一些实施例所述的图6A的电容单元的上视图；

图6C为显示图6B中沿着线D-DD的剖面图；

图7A为显示图1的电容单元中半导体控制整流器300A的电源噪声触发等效电路；

图7B为显示图7A的半导体控制整流器的剖面图；