[发明专利]一种沟槽型肖特基接触超级势垒整流器及其制作方法

说明书

本发明公开了一种沟槽型肖特基接触超级势垒整流器及其制作方法，其特征在于：包括下电极层、重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型体区、栅介质层、栅电极层、肖特基接触区和上电极层。所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。所述第二导电类型体区覆盖于轻掺杂第一导电类型外延层之上的部分表面。所述栅介质层嵌入于轻掺杂第一导电类型外延层之上的部分表面区域。所述栅介质层呈现为U型结构，所述U型结构底部介质层厚度大于侧壁介质层厚度。所述栅电极层覆盖于U型栅介质层之内。所述肖特基势垒接触区覆盖于第二导电类型体区之上。所述上电极层覆盖于栅电极层和肖特基势垒接触区之上。

技术领域

本发明涉及功率半导体电力电子器件技术领域，具体是一种沟槽型肖特基接触超级势垒整流器及其制作方法。

背景技术

功率半导体整流器是现代电力电子技术的一种基础元器件，广泛应用于功率转换器和电源中。超级势垒整流器，在阳极和阴极之间整合并联的整流二极管和作为超级势垒的MOS沟道来形成具有较低正向导通电压、较稳定高温性能的整流器件，在100V以下的应用中具有明显的竞争优势。

肖特基接触超级势垒整流器能够保持常规超级势垒整流器的基本工作特征外还具有制造工艺简单、制造成本低和高可靠性的优点。沟槽型肖特基接触超级势垒整流器能够进一步优化导通压降和反向漏电水平之间的约束关系。

为了获得更好的超级势垒效果，超级势垒整流器的栅介质层通常设计得很薄，薄的栅介质层存在介质长期可靠性和热载流子注入等问题，尤其对于沟槽型薄介质层的情形更严重。

现有技术包括一种沟槽型肖特基接触超级势垒整流器在U型槽底部的下面设计一层重掺杂埋层来屏蔽高电场的影响从而提高薄栅介质长期可靠性，但随着沟槽尺寸的不断缩减，重掺杂埋层对MOS沟道附近漂移区的耗尽作用明显的影响正向导通特性，从而影响器件的整体性能。

发明内容

本发明的目的是解决现有技术中存在的问题，提供一种沟槽型肖特基接触超级势垒整流器及其制作方法。

为实现本发明目的而采用的技术方案是这样的，一种沟槽型肖特基接触超级势垒整流器，其特征在于：包括下电极层、重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型体区、栅介质层、栅电极层、肖特基接触区和上电极层。

所述重掺杂第一导电类型衬底层覆盖于下电极层之上。

所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。

所述第二导电类型体区覆盖于轻掺杂第一导电类型外延层之上的部分表面。

所述栅介质层嵌入于轻掺杂第一导电类型外延层之上的部分表面区域。所述栅介质层呈现为U型结构，所述U型结构底部介质层厚度大于侧壁介质层厚度。

所述栅电极层覆盖于U型栅介质层之内。

所述肖特基势垒接触区覆盖于第二导电类型体区之上。

所述上电极层覆盖于栅电极层和肖特基势垒接触区之上。

进一步，还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。环形包围的中间区域为有源区。

进一步，所述第二导电类型体区与U型栅介质层外部侧壁的部分区域相连。所述第二导电类型体区由一个或者多个重复的结构单元构成。所述第二导电类型体区位于有源区内部，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。

一种沟槽型肖特基接触超级势垒整流器的制作方法，其特征在于，包括以下步骤：

1)准备重掺杂第一导电类型衬底层。

2)形成轻掺杂第一导电类型外延层。