[发明专利]布线基板及其制造方法有效
申请号: | 201711156499.5 | 申请日: | 2017-11-20 |
公开(公告)号: | CN108093556B | 公开(公告)日: | 2020-05-01 |
发明(设计)人: | 梶原一辉;椋桥直树 | 申请(专利权)人: | 揖斐电株式会社 |
主分类号: | H05K1/02 | 分类号: | H05K1/02;H05K3/46 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 庞东成;孟伟青 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 布线 及其 制造 方法 | ||
本发明提供一种布线基板及其制造方法,该布线基板与以往相比能够降低一对对置电极之间的介电常数。在本发明的布线基板(50)所具有的导电电路层(22)、(42)设有相互对置的第1对置电极(17)和第2对置电极(48)。并且,在第1对置电极(17)与第2对置电极(48)之间具备空洞部(37)。另外,布线基板(50)被分割成包含第1对置电极(17)的第1基板(10)与包含第2对置电极(48)的第2基板(40)这两部分,并且,该第1基板(10)和第2基板(40)被焊料(38)所固定。
技术领域
本发明涉及一种布线基板及其制造方法,该布线基板具备隔着绝缘层层叠的两个以上的导电电路层,在该两个以上的导电电路层中包含的第1导电电路层和第2导电电路层设有相互对置的第1对置电极和第2对置电极。
背景技术
以往,作为这种布线基板,已知使被一对对置电极所夹持的绝缘部件为多孔质结构,以实现介电常数的降低(例如,参见专利文献1)。
现有技术文献
专利文献
专利文献1:日本特开2007-88409号公报([0014]段、图3)
发明内容
发明所要解决的课题
但是,希望比起上述现有的布线基板进一步降低一对对置电极之间的介电常数。
本发明是鉴于上述情况而进行的,其目的在于提供一种与以往相比能够降低一对对置电极之间的介电常数的布线基板。
用于解决课题的手段
本发明的布线基板具备隔着绝缘层层叠的两个以上的导电电路层,在该两个以上的导电电路层中包含的第1导电电路层和第2导电电路层设有相互对置的第1对置电极和第2对置电极,在该布线基板中具备:空洞部,其位于所述第1对置电极与第2对置电极之间;分割面,其与所述空洞部交叉,将所述布线基板分割成包含所述第1导电电路层的第1基板与包含所述第2导电电路层的第2基板这两部分;和基板固定部,其将所述第1基板与所述第2基板固定为重叠的状态。
本发明的布线基板的制造方法中,该布线基板具备隔着绝缘层层叠的两个以上的导电电路层,在该两个以上的导电电路层中包含的第1导电电路层和第2导电电路层设有相互对置的第1对置电极和第2对置电极,该布线基板的制造方法中进行下述操作:在所述第1对置电极与第2对置电极之间设置空洞部;分别形成第1基板和第2基板,所述第1基板在与所述空洞部交叉的分割面的一侧,包含所述第1导电电路层;所述第2基板在所述分割面的另一侧,包含所述第2导电电路层;以及,将所述第1基板和所述第2基板叠置并进行固定。
附图说明
图1是本发明的第1实施方式的布线基板的分解立体图。
图2是该布线基板的侧截面图。
图3是示出第1基板的制造工序的侧截面图。
图4是示出第1基板的制造工序的侧截面图。
图5是示出第1基板的制造工序的侧截面图。
图6是示出第1基板的制造工序的侧截面图。
图7是示出第1基板的制造工序的侧截面图。
图8是示出第2基板的制造工序的侧截面图。
图9是第1基板和第2基板的侧截面图。
图10是示出第1对置电极和第2对置电极的使用例的电路图。
图11是第2实施方式的布线基板的侧截面图。
图12是第3实施方式的布线基板的侧截面图。
图13是该布线基板的分解立体图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于揖斐电株式会社,未经揖斐电株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711156499.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:高频信号传输结构及其制作方法
- 下一篇:一种电路板及PCIE板卡