[发明专利]功率半导体器件及其制造方法

权利要求书

1.一种功率半导体器件的制造方法，包括：

在第一掺杂类型的半导体衬底中形成多个沟槽，所述多个沟槽包括第一尺寸的第一沟槽和第二尺寸的第二沟槽，所述第一尺寸大于所述第二尺寸；

在所述第一沟槽中形成分裂栅结构，所述分裂栅结构包括屏蔽导体、栅极导体和夹在二者之间的第二绝缘层；

在所述第二沟槽中形成栅极布线，所述栅极布线与所述栅极导体相连接；

在所述半导体衬底邻接沟槽的区域中形成第二掺杂类型的体区，所述第二掺杂类型与所述第一掺杂类型相反；

在所述体区中形成所述第一掺杂类型的源区；以及

形成源极电极和栅极电极，所述源极电极与所述源区和所述屏蔽导体电连接，所述栅极电极与所述栅极布线电连接。

2.根据权利要求1所述的方法，其中，形成分裂栅结构的步骤包括：

在所述第一沟槽的侧壁和底部上形成绝缘叠层，所述绝缘叠层包括第一绝缘层和第二绝缘层，所述第一绝缘层围绕所述第二绝缘层；

在所述第一沟槽中填充所述屏蔽导体；

在所述第一沟槽的上部形成位于所述屏蔽导体两侧的第一开口，所述第一开口暴露所述第一沟槽上部的侧壁；

在所述第一沟槽上部的侧壁上形成栅极电介质；以及

形成所述栅极导体以填充所述第一开口，

其中，所述栅极导体与所述屏蔽导体之间由所述绝缘叠层中的至少一层彼此隔离，所述栅极导体与所述体区之间由所述栅极电介质彼此隔离，所述屏蔽导体与所述半导体衬底之间由所述绝缘叠层彼此隔离。

3.根据权利要求2所述的方法，其中，形成栅极布线的步骤包括：

在所述第二沟槽中填充所述第一绝缘层；

在所述第二沟槽的上部形成第二开口，所述第二开口暴露所述第二沟槽上部的侧壁；

在所述第二沟槽上部的侧壁上形成所述栅极电介质；以及

形成所述栅极布线以填充所述第二开口；

其中，所述栅极布线与所述体区之间由所述栅极电介质彼此隔离。

4.根据权利要求3所述的方法，其中，所述第一沟槽和所述第二沟槽中的第一绝缘层分别为共形层和填充层，并且同时形成。

5.根据权利要求3所述的方法，在填充屏蔽导体的步骤和形成第一开口的步骤之间，还包括平面化步骤。

6.根据权利要求5所述的方法，其中，在平面化步骤之前，所述屏蔽导体、所述第一绝缘层和所述第二绝缘层分别包括位于所述第一沟槽中的第一部分以及在所述半导体衬底表面上横向延伸的第二部分，

在平面化步骤中，以所述半导体衬底作为停止层，去除所述屏蔽导体、所述第二绝缘层和所述第一绝缘层的各自第二部分，使得，所述屏蔽导体、所述第二绝缘层和所述第一绝缘层的各自第一部分顶端与所述第一绝缘层的表面齐平。

7.根据权利要求6所述的方法，其中，在形成第一开口的步骤中，去除所述第一绝缘层的第一部分位于所述第一沟槽上部的一部分，所述屏蔽导体从所述半导体衬底表面向下延伸预定的深度从而形成从所述半导体衬底表面向下延伸预定深度的所述第一开口。

8.根据权利要求3所述的方法，其中，形成栅极导体的步骤包括：沉积第一导电层以填充所述第一开口。

9.根据权利要求3所述的方法，其中，所述第一绝缘层由氧化硅组成，所述第二绝缘层由选自氮化硅、氮氧化物或多晶硅中的至少一种组成。

10.根据权利要求3所述的方法，其中，所述第一沟槽和所述第二沟槽的深度在0.1至50微米的范围内。

11.根据权利要求10所述的方法，其中，所述第一沟槽的宽度大于等于所述第二沟槽的宽度的1.5倍。

12.根据权利要求11所述的方法，其中，所述第一沟槽的宽度在0.2至10微米的范围内。

13.根据权利要求12所述的方法，其中，所述第二沟槽的宽度在0.1至5微米的范围内。

14.根据权利要求3所述的方法，其中，所述第一掺杂类型为N型和P型中的一种，所述第二掺杂类型为N型和P型中的另一种。

15.根据权利要求1所述的方法，其中，所述第一沟槽的侧壁倾斜，使得所述第一沟槽的顶部宽度大于所述第一沟槽的底部宽度。