[发明专利]一种用于标定3D NAND产品位线短接缺陷的方法

说明书

本发明涉及一种用于标定3D NAND产品位线短接缺陷的方法，所述方法包括如下步骤：通过电压‑电流测量确定位线结构中两根短接的位线；将所述位线结构从背面处理，减薄背面硅基层，直至栓塞层即将露出；研磨掉剩余的硅基层，露出栓塞层；跟踪所述位线结构的版图走向，找出与所述两根短接的位线分别连接的栓塞层；在两个栓塞层上分别沉积金属盘；使用扫描近场光学显微镜的两个探针，分别扎在两个所述金属盘上，使用所述扫描近场光学显微镜的激光照射所述位线结构，抓取热点，并在所述热点附近打标记；在所述位线结构的背面二次研磨，直到将所述位线结构中的第一通孔磨掉，然后使用扫描电镜观察所述标记的附近区域，即可得到两根位线的短接位置。

技术领域

本发明涉及一种用于标定3D NAND产品位线短接缺陷的方法，涉及3D NAND存储器制造技术领域。

背景技术

在半导体技术发展过程中，失效分析是一个十分重要的环节，也是充满挑战的环节。在做失效分析时，失效分析工程师会遇到各种高难度的挑战，而尺寸的限制就属于众多高难度挑战之一。

如图1所示，3D NAND位线结构设计属于特殊尺寸结构，其位线的长度达到几个毫米，而其宽度却只有几十纳米,位线之间的空间更小，仅有不到20纳米。当这种结构发生短接时，传统的方法是将失效样品正面研磨到失效地址当前层(保留氧化层)，然后通过扫描电镜观察失效位置。

然而上述的传统方法存在以下缺陷：

1.制样困难：由于位线长度过长，宽度太细，导致在研磨的时候，容易研磨不均匀，极端状况就是将失效地址研磨过度，失效地址消失。

2.效率低：短接位置是不确定的，可能分布在长达几毫米位线长度范围内的任何一个地方，因此失效分析工程师使用电镜观察的范围也必须包含整根位线，需要耗时5～8个小时。

3.成功率低：失效的缺陷通常很小，而观察的范围又过大，这种状况会导致分析工程师无法集中精力观察目标位置，容易错失掉缺陷，导致成功率较低。

发明内容

为了解决上述技术问题，本发明的目的是设计一种用于标定3D NAND产品位线短接缺陷的新方法，可以有效抓取热点，定位短接位置。

根据本发明的一个方面，提供了一种用于标定3D NAND产品位线短接缺陷的方法，包含以下步骤：

通过电压-电流测量确定位线结构中两根短接的位线；

将所述位线结构从背面处理，减薄背面硅基层，直至栓塞层即将露出；

研磨掉剩余的硅基层，露出栓塞层；

跟踪所述位线结构的版图走向，找出与所述两根短接的位线分别连接的栓塞层；

在两个栓塞层上分别沉积金属盘；

使用扫描近场光学显微镜的两个探针，分别扎在两个所述金属盘上，使用所述扫描近场光学显微镜的激光照射所述位线结构，抓取热点，并在所述热点附近打标记；

在所述位线结构的背面二次研磨，直到将所述位线结构中的第一通孔磨掉，然后使用扫描电镜观察所述标记的附近区域，即可得到两根位线的短接位置。

优选的，使用纳米点针台进行所述电压-电流测量，从而确定位线结构中两根短接的位线。

优选的，使用等离子刻蚀设备减薄所述背面硅基层。

更优选的，所述等离子刻蚀设备采用以下设备之一：反应离子刻蚀机、顺流等离子体刻蚀机、直接等离子体刻蚀机。

优选的，所述栓塞层由钨、钴、铜、铝中的一种或多种制成。

优选的，所述研磨方法采用化学机械研磨法。

优选的，所述金属盘由钨、钴、铜、铝中的一种或多种制成。