[发明专利]一种省去CLDD光罩的NorFlash器件集成工艺方法有效
申请号: | 201711098208.1 | 申请日: | 2017-11-09 |
公开(公告)号: | CN107863345B | 公开(公告)日: | 2020-07-31 |
发明(设计)人: | 曹汝楠;李娟娟;王奇伟;陈昊瑜 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L27/11524 | 分类号: | H01L27/11524 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 智云 |
地址: | 201203 上海市*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 省去 cldd norflash 器件 集成 工艺 方法 | ||
1.一种省去CLDD光罩的NorFlash器件集成工艺方法,其特征在于,包括下列步骤:
在衬底上形成隧穿氧化层;
在所述隧 穿氧化层上形成多晶硅浮栅层;
在所述多晶硅浮栅层上形成介质层;
在所述介质层上形成多晶硅控制栅层;
涂覆光刻胶层,定义光刻胶图案,采用干法刻蚀形成栅极结构,去除光刻胶,并以所述多晶硅控制栅层为阻挡层,执行第一次离子注入形成Flash器件轻掺杂扩散区;
涂覆光刻胶层,定义光刻胶图案,去除Flash器件源极上方光刻胶,执行第二次离子注入形成Flash器件源极,再次执行第三次离子注入,对自对准源极工艺刻蚀源极造成的源极电阻上升进行补偿,其中,所述第一次离子注入、所述第二次离子注入和所述第三次离子注入的掺杂体浓度均为1e18~1e21cm-3;
去除光刻胶,形成Flash器件栅极结构的侧墙;
执行第四次离子注入,形成Flash器件重掺杂漏区。
2.根据权利要求1所述的省去CLDD光罩的NorFlash器件集成工艺方法,其特征在于,所述隧穿氧化层厚度为5~15nm。
3.根据权利要求1所述的省去CLDD光罩的NorFlash器件集成工艺方法,其特征在于,所述多晶硅浮栅层的厚度为50~80nm,其掺杂体浓度为1e18~1e21 cm-3。
4.根据权利要求1所述的省去CLDD光罩的NorFlash器件集成工艺方法,其特征在于,所述介质层的厚度为10~20nm。
5.根据权利要求1所述的省去CLDD光罩的NorFlash器件集成工艺方法,其特征在于,所述多晶硅控制栅层的厚度为100~300nm,其掺杂体浓度为1e18~1e21 cm-3。
6.根据权利要求1所述的省去CLDD光罩的NorFlash器件集成工艺方法,其特征在于,所述Flash器件栅极结构的侧墙厚度为10埃~1000埃。
7.根据权利要求1所述的省去CLDD光罩的NorFlash器件集成工艺方法,其特征在于,所述第四次离子注入形成Flash器件重掺杂漏区的掺杂体浓度为1e18~1e21 cm-3。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711098208.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的