[发明专利]微处理器

说明书

本发明提出了一种微处理器，处理器核心为流水线结构，在流水线上设置审核逻辑部件；所述审核逻辑部件由筛选单元、审核单元组成；其中，所述筛选单元被配置在流水线上，用于分离流水线上的指令流；所述审核单元被配置与所述筛选单元和流水线交互，用于审核被分离出的指令流，并将审核后的指令流送回流水线。本发明的实施例提出了具有安全机制的处理器架构，可实现安全的处理器流水线，从核芯解决计算设备安全性的问题。

技术领域

本发明属于计算机安全领域，尤其涉及一种具有安全的流水线的微处理器。

背景技术

随着近年来计算机和智能终端的广泛普及，以及互联网技术的高速发展，设备安全的问题也更是日益凸显。而处理器作为计算设备的关键核心，处理器的安全问题将严重影响整个计算设备的安全性。

目前，针对处理器的安全技术主要有硬件虚拟化技术和TrustZone技术。例如Intel、AMD等CPU厂商，利用硬件虚拟化技术来实现CPU的安全；硬件虚拟化技术是一种基于指令调度权限管理和控制的安全机制，如虚拟机监视器(VMM，Virtual Machine Monitor，也被称为Hypervisor)，专指在使用硬件虚拟化技术时创建出的特权层，该层提供给虚拟机开发者，用来实现虚拟硬件与真实硬件的通信和事件处理，VMM的权限级别要大于操作系统的权限。如图1所示，在Intel虚拟化技术架构中，VMM的权限可被视为处于ring-1级。ARM架构CPU的TrustZone技术，为用户模式和特权模式引入了安全状态标识和判断机制，以决定系统是运行在非安全的“普通”执行环境下，还是运行在安全可信任的“安全”环境下。安全监控器(Monitor)控制着安全与“普通”环境之间的转换，图2为TrustZone模式下两个并行安全环境的示意图。

但无论是Intel硬件虚拟化技术，还是ARM的TrustZone技术，本质上都是基于度量验证和安全执行环境构建，无法做到在CPU运行时直接干预CPU核心流水线上的指令执行的实时控制，缺少安全机制直接参与核心流水线的CPU架构。

发明内容

有鉴于此，本发明的一个目的是提出一种具有安全架构的微处理器，以解决现有处理器没有直接参与流水线的安全机制的的问题。

在一些说明性实施例中，所述微处理器，处理器核心为流水线结构，在流水线上设置审核逻辑部件；所述审核逻辑部件由筛选单元、审核单元组成；其中，所述筛选单元被配置在流水线上，用于分离流水线上的指令流；所述审核单元被配置与所述筛选单元和流水线交互，用于审核被分离出的指令流，并将审核后的指令流送回流水线。

在一些优选地实施例中，所述微处理器还包括：存放被分离出的指令流的待审核区域；所述审核单元被配置与所述筛选单元交互，具体包括：所述筛选单元被配置为访问待审核区域，用于向待审核区域送入被分离出的指令流，作为待审核的指令流；所述审核单元被配置为访问待审核区域，用于从待审核区域提取待审核的指令流。

在一些优选地实施例中，所述微处理器还包括：存放基准值的基准区域；其中，所述基准值用于审核指令流；所述比对单元还被配置为访问基准区域，用于从基准区域提取审核指令流的基准值。

在一些优选地实施例中，所述审核单元中包括：审核微电路和修改微电路；所述审核微电路用于审核被分离的指令流；所述修改微电路至少用于对待审核区域的指令流设置第一标志位，以指示该指令流已完成审核。

在一些优选地实施例中，所述审核逻辑部件还包括：提交单元；所述提交单元被配置访问所述待审核区域，以及与流水线连接，用于将待审核区域内具有所述第一标志位的指令流提交回流水线执行。

在一些优选地实施例中，所述审核逻辑部件还包括：收集单元；所述收集单元被配置访问所述基准区域，以及与流水线连接，用于旁路采集经过流水线处理后生效的指令流，作为所述基准值送入所述基准区域。