[发明专利]微处理器

权利要求书

1.一种微处理器，处理器核心为流水线结构，其特征在于，在流水线上设置审核逻辑部件；所述审核逻辑部件由筛选单元、审核单元组成；

其中，所述筛选单元被配置在流水线上，用于分离流水线上的指令流；所述审核单元被配置与所述筛选单元和流水线交互，用于审核被分离出的指令流，并将审核后的指令流送回流水线。

2.根据权利要求1所述的微处理器，其特征在于，还包括：存放被分离出的指令流的待审核区域；

所述审核单元被配置与所述筛选单元交互，具体包括：

所述筛选单元被配置为访问待审核区域，用于向待审核区域送入被分离出的指令流，作为待审核的指令流；

所述审核单元被配置为访问待审核区域，用于从待审核区域提取待审核的指令流。

3.根据权利要求2所述的微处理器，其特征在于，还包括：存放基准值的基准区域；其中，所述基准值用于审核指令流；

所述比对单元还被配置为访问基准区域，用于从基准区域提取审核指令流的基准值。

4.根据权利要求2所述的微处理器，其特征在于，所述审核单元中包括：审核微电路和修改微电路；

所述审核微电路用于审核被分离的指令流；

所述修改微电路至少用于对待审核区域的指令流设置第一标志位，以指示该指令流已完成审核。

5.根据权利要求4所述的微处理器，其特征在于，还包括：提交单元；

所述提交单元被配置访问所述待审核区域，以及与流水线连接，用于将待审核区域内具有所述第一标志位的指令流提交回流水线执行。

6.根据权利要求3所述的微处理器，其特征在于，还包括：收集单元；

所述收集单元被配置访问所述基准区域，以及与流水线连接，用于旁路采集经过流水线处理后生效的指令流，作为所述基准值送入所述基准区域。

7.根据权利要求6所述的微处理器，其特征在于，还包括：分发单元；

所述分发单元被配置为访问待审核区域和基准区域，以及与所述筛选单元和所述收集单元连接，用于将所述筛选单元和所述收集单元获取到的指令流以特定的结构写入相应的区域。

8.根据权利要求3所述的微处理器，其特征在于，所述审核单元中的修改微电路还用于对基准区域的基准值设置第二标志位，以指示该基准值已使用；

所述微处理器，还包括：删除单元；

所述删除单元被配置访问所述基准区域，用于删除所述基准区域内具有所述第二标志位的基准值。

9.根据权利要求3所述的微处理器，其特征在于，所述待审核区域和/或所述基准区域为不同的高速缓存Cache或寄存器。

10.一种计算设备，其特征在于，该计算设备装配有权利要求1-9任一项所述的微处理器。