[发明专利]半导体器件及其制造方法有效
| 申请号： | 201711077862.4 | 申请日： | 2017-11-06 |
| 公开（公告）号： | CN108022873B | 公开（公告）日： | 2023-05-23 |
| 发明（设计）人： | 王维一;博尔纳·J·奥布拉多维奇;马克·S·罗德尔;帝泰什·拉克西特;克里斯·鲍温 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/336;H01L29/78 |
| 代理公司： | 北京铭硕知识产权代理有限公司 11286 | 代理人： | 刘灿强;尹淑梅 |
| 地址： | 韩国京畿*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件，所述半导体器件包括：
金属布线层M1至Ma，a为选自4或更大的整数；
互补成对的平面场效应晶体管，位于所述金属布线层M1至Ma中的金属布线层Mb上，b小于a并选自3或更大的整数，其中，所述金属布线层Mb包括钴或钌；
层间绝缘层，位于所述金属布线层M1至Ma中的金属布线层M(b+1)与所述互补成对的平面场效应晶体管之间；以及
金属接触件，穿过所述层间绝缘层，
其中，所述互补成对的平面场效应晶体管中的每个场效应晶体管包括：
沟道区、源极区和漏极区，所述沟道区由多晶材料形成，所述源极区和漏极区包括所述多晶材料；
栅极绝缘层，位于所述沟道区上；
栅电极，位于所述栅极绝缘层上；
成对的金属区，包括与所述源极区和所述漏极区直接接触的下表面以及与所述金属接触件直接接触的上表面，并且包括Ti、Ni、Pt和/或Co；以及
间隔物，将所述成对的金属区和所述栅电极隔离，并且与所述成对的金属区的侧表面直接接触，并且
其中，所述金属接触件将所述成对的金属区连接到所述金属布线层M(b+1)。
2.根据权利要求1所述的半导体器件，其中，所述多晶材料包括多晶硅。
3.根据权利要求1所述的半导体器件，其中，b为3。
4.根据权利要求3所述的半导体器件，其中，M1和M2均各自包括钴或钌。
5.根据权利要求1所述的半导体器件，所述半导体器件还包括位于所述金属布线层Mb上的绝缘层，并且所述互补成对的平面场效应晶体管位于所述绝缘层上。
6.根据权利要求1所述的半导体器件，其中，所述多晶材料具有1eV或更大的带隙和100cm2/V·sec或更大的迁移率。
7.根据权利要求1所述的半导体器件，其中，所述半导体器件在所述互补成对的平面场效应晶体管之间不包括使所述互补成对的平面场效应晶体管彼此隔离的浅沟槽隔离。
8.根据权利要求1所述的半导体器件，其中，规则的自对准硅化物形成在所述成对的金属区与所述源极区和所述漏极区之间。
9.根据权利要求1所述的半导体器件，其中，所述互补成对的平面场效应晶体管处于反相器构造。
10.根据权利要求1所述的半导体器件，其中，所述互补成对的平面场效应晶体管布置在由一个水平的通路或没有通路组成的中继器/缓冲电路中。
11.根据权利要求1所述的半导体器件，其中，所述栅极绝缘层和所述栅电极包含非晶材料。
12.根据权利要求1所述的半导体器件，其中，所述多晶材料为5nm至15nm厚。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711077862.4/1.html，转载请声明来源钻瓜专利网。
- 上一篇：方便使用的电路板放置箱
- 下一篇：新闻的展示方法和装置
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
