[发明专利]一种具有渐变氧化层的屏蔽栅MOS结构

说明书

技术领域

本发明涉及一种MOSFET器件结构，尤其一种具有渐变氧化层的屏蔽栅MOS结构，属于MOSFET技术领域。

背景技术

金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)是一种可以广泛使用在模拟电路与数字电路的场效晶体管。

如图1所示，为传统Trench MOSFET器件结构，如图2所示，为传统的屏蔽栅MOS结构，两种结构的耐压能力是表征器件性能的关键参数，也一直都是人们关注的重点，且传统的屏蔽栅MOS结构的屏蔽栅两侧为厚氧化层15，且厚氧化层中的氧化层厚度上下均一致，这样使得漂移区存在两个电场峰值，一个是在P型体区9和N型外延层2交界处，另一个是在沟槽4的底部，中间部分的电场会较低，这样两个两个电场峰值处在器件耐压时极易发生击穿，影响器件的耐压能力。

发明内容

本发明的目的在于克服现有屏蔽栅MOSFET器件缺点的基础上，提出一种性能优良的屏蔽栅MOSFET器件结构及其制作方法，该结构屏蔽栅采用倒梯形结构，且屏蔽栅两侧采用渐变氧化层，这样不仅能提高器件的耐压能力，且能降低器件的导通电阻，同时降低器件的寄生电容，优化器件的开关特性。

为实现以上技术目的，本发明的技术方案是：一种具有渐变氧化层的屏蔽栅MOS结构，包括元胞区和终端保护区，所述元胞区位于器件的中心区，所述终端保护区环绕在所述元胞区的周围，所述元胞区由若干个MOSFET器件单元体并联而成，其特征在于：所述MOSFET器件单元体包括半导体基板，所述半导体基板包括第一导电类型重掺杂衬底及位于第一导电类型重掺杂衬底上的第一导电类型外延层，所述第一导电类型外延层的上表面为半导体基板的第一主面，第一导电类型重掺杂衬底的下表面为半导体基板的第二主面，在第一导电类型外延层内沿着第一主面指向第二主面的方向设有沟槽，所述沟槽两侧均设有第二导电类型体区，所述第二导电类型体区设于第一导电类型外延层内，且内部设有第一导电类型源极区，所述第一导电类型源极区位于沟槽左右两侧且邻接，在所述沟槽和第一导电类型源极区上方设有绝缘介质层，所述绝缘介质层两侧设有源极接触孔，所述源极接触孔内填充有金属，形成源极金属，所述源极金属穿过源极接触孔与第二导电类型体区接触，且与第一导电类型源极区欧姆接触，其特征在于，所述沟槽分为上下两部分，上部分包括栅极导电多晶硅和位于栅极导电多晶硅两侧的栅氧化层，下部分包括渐变氧化层及渐变氧化层包裹的屏蔽栅。

进一步地，所述屏蔽栅的形状为倒梯形，所述倒梯形的侧壁与底部的夹角为80°~90°，所述屏蔽栅的深度为3~7um。

进一步地，渐变氧化层中的氧化层最薄处为1000A~5000A，最厚处为6000A~10000A。

进一步地，所述栅极导电多晶硅和屏蔽栅间氧化层的厚度为2000A~4000A。

进一步地，所述源极金属和栅极导电多晶硅之间通过绝缘介质层隔开。

进一步地，所述沟槽的深度为4~ 8um。

进一步地，对于N型MOS器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型MOS器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。

为了进一步实现以上技术目的，本发明还提出一种具有渐变氧化层的屏蔽栅MOS结构的制作方法，其特征在于，包括如下步骤：

步骤一. 提供第一导电类型重掺杂衬底，在所述第一导电类型重掺杂衬底上生长第一导电类型外延层，所述第一导电类型外延层的上表面为第一主面，第一导电类型重掺杂衬底的下表面为第二主面；

步骤二. 通过图形化掩膜层的遮挡，对第一主面进行刻蚀，在第一导电类型外延层内形成沟槽，并去除掩膜层；

步骤三. 采用热氧化或HDP工艺，在沟槽中生长氧化层，所述氧化层填满沟槽；

步骤四. 通过图形化光刻板的遮挡，对沟槽内的氧化层进行刻蚀，并控制横向和纵向刻蚀的比率，在沟槽内形成倒梯形槽，并去除光刻板；

步骤五. 在第一主面及倒梯形槽中淀积多晶硅，并对多晶硅进行回刻，只保留倒梯形槽下部的多晶硅，形成屏蔽栅；

步骤六. 采用湿法刻蚀工艺，对沟槽内氧化层进行刻蚀，控制刻蚀的深度，去除屏蔽栅上方的氧化层，在屏蔽栅两侧形成渐变氧化层；

步骤七. 采用热氧化工艺，在和沟槽内生长一层氧化层，在沟槽内的屏蔽栅上方形成槽体，所述槽体两侧的氧化层为栅氧化层；