[发明专利]内存晶体管及其形成方法、半导体器件

说明书

本发明提供了一种内存晶体管及其形成方法、半导体器件。通过第二介电层形成于第一沟槽中栅极层上和第一介电层表面上，且第二介质层中具有空腔。因此本发明中的内存晶体管可以有效改善机械应力，并降低热过程对栅极引入的缺陷；而且通过空腔的引入，能够降低寄生电容，从而提高内存晶体管的性能。

技术领域

本发明涉及半导体技术领域，特别涉及一种内存晶体管及其形成方法、半导体器件。

背景技术

集成电路已经从单一的芯片上集成数十个器件发展为集成数百万器件。传统的集成电路的性能和复杂性已经远远超过了最初的想象。为了实现在复杂性和电路密度(在一定芯片面积上所能容纳的器件的数量)方面的提高，器件的特征尺寸，也称为“几何尺寸(geometry)”，随着每一代的集成电路已经越变越小。提高集成电路密度不仅可以提高集成电路的复杂性和性能，而且对于消费者来说也能降低消费。使器件更小是有挑战性的，因为在集成电路制造的每一道工艺都有极限，也就是说，一定的工艺如果要在小于特征尺寸的条件下进行，需要更换该工艺或者器件布置；另外，由于越来越快的器件设计需求，传统的工艺和材料存在工艺限制。

DRAM(Dynamic Random Access Memory)，即动态随机存取存储器是最为常见的系统内存；该DRAM存储器为一种半导体器件，其性能已经取得很大的发展，但仍有进一步发展的需求。在现有技术中，埋栅式DRAM为一种常见的结构，但是，埋入式的栅极受到上方介质层的影响，使其性能受到限制。

发明内容

本发明的目的在于提供一种内存晶体管及其形成方法，提高内存晶体管的性能。

为解决上述技术问题，本发明提供一种内存晶体管，包括：

衬底，所述衬底具有相对设置的第一表面和第二表面；所述衬底还具有第一沟槽，所述第一沟槽的开口形成在所述第一表面上；

第一介电层，形成于所述第一沟槽的槽壁表面上；

栅极层，形成于所述第一沟槽中的所述第一介电层上，并且所述栅极层的顶表面低于所述第一表面；以及，

第二介电层，填充在所述第一沟槽中并位于所述栅极层的所述顶表面上，所述第二介质层覆盖所述栅极层并连接所述第一介电层，并且，在所述第二介质层中形成有空腔。

可选的，对于所述的内存晶体管，所述空腔占据所述第二介电层的空间为大于等于5％。

可选的，对于所述的内存晶体管，所述空腔具有一最大高度和一最大宽度，所述最大宽度所在方向平行于所述第一表面，所述最大高度所在方向垂直于所述第一表面，所述最大高度值大于所述最大宽度值。

可选的，对于所述的内存晶体管，所述第一介电层的材质包括氧化硅。

可选的，对于所述的内存晶体管，所述第二介质层的材质包括氧化硅层、氮化硅层和氮氧化硅层中的一种或其组合。

可选的，对于所述的内存晶体管，所述衬底还具有源极区和漏极区，所述源极区和漏极区分列于所述第一沟槽的两侧，所述源极区和漏极区的底端在所述衬底中相对于所述第一表面的深度位置较低于所述栅极层的所述顶表面在所述衬底中相对于所述第一表面的深度位置。

可选的，对于所述的内存晶体管，所述第一沟槽的数量为多个，相邻的所述第一沟槽之间的所述源极区或所述漏极区共用。

可选的，对于所述的内存晶体管，所述衬底还具有第二沟槽，所述第二沟槽围绕所述源极区及所述漏极区排布，所述第二沟槽中充满隔离材料层。

本发明还提供一种内存晶体管的形成方法，包括：

提供一衬底，所述衬底具有相对设置的第一表面和第二表面；

形成第一沟槽在所述衬底中，所述第一沟槽的开口形成在所述第一表面上；