[发明专利]阻抗校准电路和包括其的半导体存储器件

说明书

可以提供一种阻抗校准电路。阻抗校准电路可以包括调整电路。调整电路可以被配置为基于可以施加至与校准焊盘耦接的校准节点的变化电压和参考电压来产生校准码，所述变化电压。调整电路可以被配置为将可以根据基于操作电压模式产生的控制信号而由校准码产生的电压施加至校准节点。调整电路可以包括多个支路电路。支路电路中的至少一个支路电路可以包括被配置为基于控制信号而选择性地耦接至校准节点的多个支路。

相关申请的交叉引用

本申请要求2016年10月25日向韩国知识产权局提交的申请号为10-2016-0139145的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

各种实施例总体而言可以涉及一种半导体集成电路器件，更具体地，涉及一种阻抗校准电路和包括该阻抗校准电路的半导体存储器件。

背景技术

半导体存储器件包括接收器电路和发射器电路，所述接收器电路被配置为从外部设备接收信号，所述发射器电路被配置为在半导体存储器件内传输信号。

半导体存储器件中的接收器电路和发射器电路的信号具有与半导体存储器件的速度相关的摆动宽度。随着半导体存储器件的速度增加，摆动宽度减小，以最小化用于传输信号的延迟时间。

当信号的摆动宽度减小时，由外部噪声引起的影响增大。此外，可能在半导体存储器件的阻抗端子处产生阻抗失配。

阻抗失配是由外部噪声、电源电压的变化、操作电压的变化、制造工艺的变化等引起的。

因此，为了确保数据的快速传输并输出可靠的数据，可能需要执行阻抗匹配。

半导体存储器件可以由多个操作电压来操作。可能需要与操作电压的电平进行阻抗匹配。

发明内容

根据一个实施例，可以提供一种阻抗校准电路。阻抗校准电路可以包括调整电路。调整电路可以被配置为基于可以施加至与校准焊盘耦接的校准节点的变化电压和参考电压来产生校准码。调整电路可以被配置为将可以根据基于操作电压模式产生的控制信号而由校准码产生的电压施加至校准节点。调整电路可以包括多个支路电路。支路电路中的至少一个支路电路可以包括被配置为基于控制信号而选择性地耦接至校准节点的多个支路。

根据一个实施例，可以提供一种半导体存储器件。半导体存储器件可以包括阻抗校准电路和数据输入和输出(输入/输出)驱动器。阻抗校准电路可以包括调整电路。调整电路可以被配置为基于可以施加至与校准焊盘耦接的校准节点的变化电压和参考电压来产生校准码。调整电路可以被配置为将可以根据基于操作电压模式产生的控制信号而由校准码产生的电压施加至校准节点。数据输入/输出驱动器可以被配置为基于校准码和控制信号来调整阻抗值。调整电路可以包括多个支路电路。支路电路中的至少一个支路电路可以包括被配置为基于控制信号而选择性地耦接至校准节点的多个支路。

附图说明

图1是示出了根据一个实施例的阻抗校准电路的代表示例的电路图。

图2是示出了根据一个实施例的阻抗校准电路的代表示例的电路图。

图3是示出了根据一个实施例的阻抗校准电路的代表示例的电路图。

图4是示出了根据一个实施例的数字模拟(数字/模拟)转换器的代表示例的电路图。

图5和图6是示出了根据实施例的支路电路的代表示例的电路图。

图7是示出了根据一个实施例的半导体存储器件的代表示例的框图。

图8是示出了根据一个实施例的D/A输入/输出驱动器的代表示例的框图。

图9至图11是示出了根据实施例的电子器件的代表示例的框图。

具体实施方式