[发明专利]阻抗校准电路和包括其的半导体存储器件

权利要求书

1.一种阻抗校准电路，其包括：

调整电路，其被配置为基于参考电压和施加至与校准焊盘耦接的校准节点的变化电压来产生校准码，并且将根据基于操作电压模式产生的控制信号而由校准码产生的电压施加至校准节点，

其中，调整电路包括多个支路电路，并且支路电路中的至少一个支路电路包括基于控制信号而选择性地耦接至校准节点的多个支路，

其中，校准码包括第一控制码和第二控制码，以及

调整电路包括：

第一调整电路，其被配置为基于第一参考电压和施加至校准节点的第一变化电压来产生第一控制码，并且将基于控制信号由第一控制码产生的电压施加至校准节点，以及

第二调整电路，其被配置为基于第二参考电压和第二变化电压来产生第二控制码，并且将基于控制信号由第二控制码产生的电压施加至施加有第二变化电压的节点，

其中，第一调整电路包括：

第一计数器，其被配置为基于第一参考电压和第一变化电压来产生第一控制码；以及

第一数字/模拟D/A转换器，其具有基于第一控制码和控制信号确定的阻抗。

2.根据权利要求1所述的阻抗校准电路，其中，第一D/A转换器包括多个支路电路，并且支路电路中的至少一个支路电路包括基于控制信号而选择性地耦接至校准节点的多个支路。

3.根据权利要求1所述的阻抗校准电路，其中，第二调整电路包括：

第二计数器，其被配置为基于第二参考电压和第二变化电压来产生第二控制码；

第二数字/模拟D/A转换器，其具有基于第一控制码和控制信号确定的阻抗；以及

第三数字/模拟D/A转换器，其具有基于第二控制码和控制信号确定的阻抗。

4.根据权利要求3所述的阻抗校准电路，其中，第二D/A转换器和第三D/A转换器中的每一个包括多个支路电路，并且支路电路中的至少一个支路电路包括基于控制信号而选择性地耦接至施加有第二变化电压的节点的多个支路。

5.根据权利要求1所述的阻抗校准电路，其中，至少一个支路电路包括：

第一支路，其由校准码的任意一比特位的码使能；

第二支路，其由校准码的任意一比特位的码使能；以及

选择器，其被配置为选择性地将第一支路和第二支路耦接至变化电压的输出节点。

6.根据权利要求5所述的阻抗校准电路，其中，第一支路具有与第二支路不同的电阻值。

7.一种半导体存储器件，其包括：

阻抗校准电路，其被配置为基于参考电压和施加至与校准焊盘耦接的校准节点的变化电压来产生校准码，并且将根据基于操作电压模式产生的控制信号而由校准码产生的电压施加至校准节点；以及

数据输入/输出驱动器，其被配置为基于校准码和控制信号来调整阻抗值，

其中，阻抗校准电路包括多个支路电路，并且支路电路中的至少一个支路电路包括响应于控制信号而选择性地耦接至校准节点的多个支路，

其中，校准码包括第一控制码和第二控制码，以及

阻抗校准电路包括：

第一调整电路，其被配置为基于第一参考电压和施加至校准节点的第一变化电压来产生第一控制码，并且将基于控制信号而由第一控制码产生的电压施加至校准节点，以及

第二调整电路，其被配置为基于第二参考电压和第二变化电压来产生第二控制码，并且将基于控制信号而由第二控制码产生的电压到施加至施加有第二变化电压的节点，

其中，第一调整电路包括：

第一计数器，其被配置为基于第一参考电压和第一变化电压来产生第一控制码；以及

第一数字/模拟D/A转换器，其具有基于第一控制码和控制信号确定的阻抗。

8.根据权利要求7所述的半导体存储器件，其中，第二调整电路包括：

第二计数器，其被配置为基于第二参考电压和第二变化电压来产生第二控制码；

第二数字/模拟D/A转换器，其具有基于第一控制码和控制信号确定的阻抗；以及

第三数字/模拟D/A转换器，其具有基于第二控制码和控制信号确定的阻抗。