[发明专利]半导体存储装置

说明书

半导体存储装置可以包括存储单元阵列区域、外围区域和接口区域。存储单元阵列区域可以包括至少一个存储平面。外围区域可以被形成为与存储单元阵列区域的一侧相邻。接口区域可以被形成为与外围区域的一侧相邻，并且可以包括多个数据输入/输出焊盘。接口区域可以包括配置为将通过所述数据输入/输出焊盘输入的数据发送至所述存储单元阵列区域或者通过所述数据输入/输出焊盘输出从存储单元阵列接收的数据的至少一个SerDes区域。

技术领域

本公开的各种实施方式一般涉及电子装置，并且更具体地涉及半导体存储装置。

背景技术

半导体存储装置是通过使用包括诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等的材料的半导体来实现的存储装置。半导体存储装置分为易失性存储装置和非易失性存储装置。

易失性存储装置是在电源关闭时丢失存储在其中的数据的装置。易失性存储装置的代表示例包括静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存储装置是即使在电源关闭时也能维持存储在其中的数据的存储装置。非易失性存储装置的代表性示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变随机存取存储器(PRAM)、磁RAM(MRAM)、阻变式RAM(RRAM)、铁电RAM(FRAM)等。闪存可以分为NOR型存储器和NAND型存储器。

发明内容

本公开的各种实施方式致力于能够减小生产成本并减小芯片尺寸的半导体存储装置。

本公开的实施方式可以提供一种半导体存储装置，该半导体存储装置包括：存储单元阵列区域，该存储单元阵列区域包括至少一个存储平面；外围区域，该外围区域被形成为与存储单元阵列区域的一侧相邻；以及接口区域，该接口区域被形成为与外围区域的一侧相邻，接口区域包括多个数据输入/输出焊盘。外围区域可以包括形成在存储单元阵列区域与接口区域之间的数据路径逻辑区域。接口区域可以包括配置为将通过数据输入/输出焊盘输入的数据发送至存储单元阵列区域或者通过数据输入/输出焊盘输出从存储单元阵列接收的数据的至少一个SerDes(串行器/解串器)区域。

附图说明

图1是例示半导体存储装置的引脚配置的示图。

图2是例示图1中的半导体存储装置的结构的框图。

图3是例示图2中的存储单元阵列的实施方式的示图。

图4是例示图2中的存储单元阵列的实施方式的示图。

图5是例示典型半导体存储装置的内部布局的示图。

图6是更详细地例示图5中的半导体存储装置的内部布局的示图。

图7是例示根据本公开的实施方式的半导体存储装置的内部布局的示图。

图8A是更详细地例示图7中的半导体存储装置的内部布局的示图。

图8B是更详细地例示图8A中的接口区域的示图。

图9是例示根据本公开的实施方式的半导体存储装置与主机之间的连接的框图。

图10是例示包括半导体存储装置的存储系统的框图。

图11是例示9中的系统的示例应用的框图。

图12是例示图10中的存储系统的示例应用的框图。

图13是例示包括参照图12所示的存储系统的计算系统的框图。

具体实施方式

以下，将参照附图来详细描述根据本公开的实施方式。现将参照附图，其中，贯穿不同的附图，相同的附图标记用于表示相同或类似的组件。可以省略公知配置和功能的细节，以避免使本公开不必要地模糊不清。