[发明专利]固态储存装置及其相关数据管理方法

说明书

一种数据固态储存装置及其相关数据管理方法，该固态储存装置包括一记忆胞阵列，该记忆胞阵列被划分为一第一部分的多个逻辑区块与一第二部分的多个逻辑区块，该数据管理方法包括下列步骤：将一主机提供的多页的写入数据储存至该第一部分的一第一逻辑区块；对该主机提供的该些页的写入数据进行一运算，并获得一同位校验页；以及将该同位校验页储存于该第二部分的一第二逻辑区块。

技术领域

本发明涉及一种固态储存装置及其相关控制方法，且特别涉及一种固态储存装置及其相关数据管理方法。

背景技术

众所周知，固态储存装置(solid state device)已经非常广泛的应用于各种电子产品，例如SD卡、固态硬碟等等。一般来说，固态储存装置是由控制电路以及记忆胞阵列(non-volatile memory)组合而成。再者，固态储存装置又可称为快闪记忆体(flashmemory)。

请参照图1，其所绘示为固态储存装置示意图。固态储存装置10包括：控制电路101以及记忆胞阵列105。

固态储存装置10经由一外部总线12连接至主机(host)14，其中外部总线12可为USB总线、SATA总线、PCIe总线等等。再者，控制电路101经由一内部总线113连接至记忆胞阵列105。控制电路101根据主机14所发出的写入命令，将主机14的写入数据存入记忆胞阵列105。或者，控制电路101根据主机14所发出的读取命令，由记忆胞阵列105中取得读取数据，经由控制电路101传递至主机14。

记忆胞阵列105由多个记忆胞组合而成，每个记忆胞中包括一浮动栅晶体管(floating gate transistor)。再者，记忆胞可区分为一个记忆胞储存一位元的单层记忆胞(Single-Level Cell，简称SLC记忆胞)，一个记忆胞储存二位元的多层记忆胞(Multi-Level Cell，简称MLC记忆胞)以及一个记忆胞储存三位元的三层记忆胞(Triple-LevelCell，简称TLC)。

换句话说，由相同记忆胞数目所组成的记忆胞阵列，TLC记忆胞阵列的储存容量为SLC记忆胞阵列的储存容量的8倍。

请参照图2，其所绘示为现有记忆胞阵列中的数据配置示意图。基本上，记忆胞阵列105被划分成多个区块(block)，每个区块再分成多页(page)。

举例来说，图2中的记忆胞阵列为8通道1芯片致能的记忆胞阵列(8-channel,1-chip enable memory cell array)，简称8CH1CE记忆胞阵列。记忆胞阵列被划分成N个逻辑区块(Logical Block)，每个逻辑区块再分成8页(P0～P7)。例如N为1400。再者，每页的容量为256Mbyte，则记忆胞阵列的容量约为256Gbyte。另外，此记忆胞阵列为TLC记忆胞阵列。

为了确保记忆胞阵列的数据正确性，记忆胞阵列105中每一个逻辑区块的最后一页，亦即P7，会作为同位校验页(parity page)。

当控制电路101将写入数据存入记忆胞阵列105时，写入数据仅会储存于每个逻辑区块的前7页，亦即P0～P6。另外，控制电路101会将前7页的数据进行特定运算，并将运算后的结果储存于最后一页(P7)，亦即同位校验页。

举例来说，控制电路101将写入的前7页，亦即P0～P6，的第一个位元进行互斥或(XOR)运算后的输出值作为最后页(P8)的第一个位元。同理，控制电路101将写入的前7页的第二个位元进行互斥或(XOR)运算后的输出值作为最后页(P7)的第二个位元。如此类推，控制电路101可得出欲储存于最后页(P7)，即同位校验页，的数据。

再者，同位校验页的内容可以用来验证该逻辑区块中前7页的内容是否有误。以写入后的验证程序(verify after write)为例来说明：