[发明专利]一种除数可选的除频器及其除频方法

说明书

本发明涉及除频器领域，特别涉及一种除数可选的除频器及其除频方法，包括输入输出部和控制部，输入输出部包括依次相连的相位选择器、缓冲器和除频器，输入相位由相位选择器输入，经缓冲器到除频器输出；控制部包括依次相连的Δ‑Σ调制器、除数选择控制器和相位选择控制器；并且除频器将输出相位提供给Δ‑Σ调制器和除数选择控制器，缓冲器将其输出结果提供给相位选择控制器和除数选择控制器，相位选择控制器向相位选择器发送控制信号，这种除数可选的除频器及其除频方法决目前基于phase rotationΔ‑Σ除频器的可扩展性和可移植性的难题，特别适合需要实时切换除频系数，改变输出频率的场合。

技术领域

本发明涉及除频器技术领域，特别涉及一种除数可选的除频器及其除频方法。

背景技术

传统的锁相环(PLL)主要分为两大类，第一类是整数型锁相环(Integer PLL),第二类是小数型锁相环(Fractional-N PLL)。整数型PLL采用整数除频器，只能输出整数倍的参考频率，如果需要输出更精确的频率，那么需要将参考输入频率降低，提高频率的分辨率。但是对于PLL而言，我们一般设计上会将参考频率的1/10作为PLL的环路带宽，如果降低参考基准频率，PLL的带宽就会降低，增加带内压控振荡器(VCO)的相位噪声的同时，需要在环路滤波器中使用大电容，增加了芯片的面积。小数型PLL采用Δ-Σ调制器控制反馈除频器，使除频器产生一个介于N和N+1的除数，因为Δ-Σ调制器将量化噪声推到高频，再通过环路滤波器加以滤除，小数型PLL可以使用较高的参考基准频率，环路带宽不会受到限制，但是由Δ-Σ调制器的调制能力有限，量化噪声的滤除还是会限制环路带宽的进一步提高，现有技术中，公开号为CN1864333，公开时间为2006年11月15日，名称为“相位切换双模除频器”的中国发明专利文献就是这样，提供一种具有双模分频器的相位切换双模除频器。所述分频器包括：第一和第二2分频电路(A；B)，其中所述第二2分频电路(B)耦合到所述第一2分频电路(A)的输出，并且至少所述第二2分频电路(B)包括各自相隔90°的四个相位输出。提供相位选择单元(PSU)，用于选择第二2分频电路(B)的四个相位输出(Ip、In、Qp、Qn；INi、INni、INq、INnq)中的一个；此外，提供相位控制单元(RTU)，用于向相位选择单元提供控制信号(C0、NC0；C1、NC1；C2、NC2)，其中相位选择单元(PSU)根据控制信号(C0、NC0；C1、NC1；C2、NC2)来执行四个相位输出(Ip、In、Qp、Qn；INi、INni、INq、INnq)的选择；根据控制逻辑来实施所述相位选择单元(PSU)。

为了提高传统Δ-Σ调制器的噪声整形效果，一种有效的方法是使用基于相位旋转(phase rotation)的调制器，并且提高Δ-Σ调制器的采样频率。这样在大幅度降低量化噪声的同时，可以将量化噪声推到更高频率处，这可以进一步放宽对环路带宽的限制，使调制器的量化噪声，VCO的相位噪声和芯片面积有一个比较平衡的结果。但是传统的基于phase rotation的Δ-Σ调制器采用模拟方式来实现，扩展性和可移植性都不好，不能适应特殊的需要实时精确跳频的PLL中。

发明内容

本发明的目的在于提供一种可任意选择除数的除频器及其除频方法，决目前基于相位旋转Δ-Σ除频器的可扩展性和可移植性的难题，特别适合需要实时切换除频系数，改变输出频率的场合。

为实现上述目的，本发明技术方案如下：

一种除数可选的除频器，其特征在于：包括输入输出部和控制部，输入输出部包括依次相连的相位选择器、缓冲器和除频器，输入相位由相位选择器输入，经缓冲器到除频器输出；控制部包括依次相连的Δ-Σ调制器、除数选择控制器和相位选择控制器；并且除频器将输出时钟信号和重置信号分别提供给Δ-Σ调制器和除数选择控制器，经过缓冲器以后的时钟信号再提供给相位选择控制器和除数选择控制器，相位选择控制器向相位选择器发送控制信号。

所述Δ-Σ调制器的输入端还包括有预置除数设定值K、M和PHSEL的输入点，Δ-Σ调制器的输出端还包括测试讯号输出点。