[发明专利]一种除数可选的除频器及其除频方法

权利要求书

1.一种除数可选的除频器，其特征在于：包括输入输出部和控制部，输入输出部包括依次相连的相位选择器、缓冲器和除频器，输入相位由相位选择器输入，经缓冲器到除频器输出；控制部包括依次相连的Δ-Σ调制器、除数选择控制器和相位选择控制器；并且除频器将输出相位提供给Δ-Σ调制器和除数选择控制器，缓冲器将其输出结果提供给相位选择控制器和除数选择控制器，相位选择控制器向相位选择器发送控制信号，所述Δ-Σ调制器的输入端还包括有预置除数设定值K、M和PHSEL的输入点，实际除数N.f的小数部分的除数0.f由Δ-Σ调制器的两个输入K和M来设定，根据0.f的大小，将除数的选择控制范围固定(0.f-0.1)~(0.f+0.3)的范围内，这个预置除数设定值PHSEL的控制范围在[3:0]范围内设定给出，将除数的控制范围设定在0~0.4的范围以内，根据实际除数值N.f设定好K、M、PHSEL后，Δ-Σ调制器的输出就是控制除数范围从(N.f-0.1)~(N.f+0.3)变化的控制信号，这个变化的除数范围的平均值刚好就是等于f；Δ-Σ调制器的输出端还包括测试讯号输出点。

2.一种除数可选的除频方法，其特征在于：

相位选择器从输入的相位选择一个输出给缓冲器进行缓冲与整形，然后缓冲器将缓冲结果输出给除频器、除数选择控制器和相位选择控制器；

除频器将缓冲结果进行除频并将结果输出，并提供重置信号作为控制信号反馈给除数选择控制器、提供时钟信号给Δ-Σ调制器；所述Δ-Σ调制器根据其预置除数设定值K、M和PHSEL值产生一个用于向除数选择控制器输出的信号DIV_CTL，以及一个用于Δ-Σ调制器测试的测试信号SDMOUT ，实际除数N.f的小数部分的除数0.f由Δ-Σ调制器的两个输入K和M来设定，根据0.f的大小，将除数的选择控制范围固定(0.f-0.1)~(0.f+0.3)的范围内，这个预置除数设定值PHSEL的控制范围在[3:0]范围内设定给出，将除数的控制范围设定在0~0.4的范围以内，根据实际除数值N.f设定好K、M、PHSEL后，Δ-Σ调制器的输出就是控制除数范围从(N.f-0.1)~(N.f+0.3)变化的控制信号，这个变化的除数范围的平均值刚好就是等于f；

除数选择控制器根据Δ-Σ调制器输出的控制信号和除频器输出的重置信号向相位选择控制器输出控制信号；

相位选择控制器根据除数选择控制器输出的控制信号向相位选择器输出相位选择控制信号，控制相位选择器选择对应的相位，实现循环选择除数除频；

所述缓冲器输出给除数选择控制器和相位选择控制器的缓冲结果作为除数选择控制器和相位选择控制器的数位电路的时钟；缓冲器输出给除频器的缓冲结果为经过缓冲和整形的相位；

所述除频器除频以后的输出的就是最后输出的时钟信号；除频器将时钟信号提供给Δ-Σ调制器作为数位电路的时钟；除频器输出给输出选择控制器的是一个用于重置的重置信号。

3.如权利要求2所述的一种除数可选的除频方法，其特征在于：所述重置信号使除数选择控制器在计数到对应的值时再重复之前的动作，实现循环控制相位选择的功能。