[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底包括第一区和第二区，所述基底上具有介质层，所述介质层内具有由第一区延伸至第二区的伪栅开口；在所述伪栅开口内形成第一功函数膜；在第一区第一功函数膜中掺入掺杂离子；在所述第一区第一功函数膜中掺入掺杂离子之后，采用刻蚀工艺去除第二区第一功函数膜，在所述第一区伪栅开口内形成第一功函数层，所述刻蚀工艺对第一区第一功函数膜的刻蚀速率小于对第二区第一功函数膜的刻蚀速率。所述方法形成的半导体器件性能较好。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

静态随机存储器(Static Random Access Memory，SRAM)作为存储器中的一员，具有高速度、低功耗与标准工艺相兼容等优点，广泛应用于电脑、个人通信、消费电子产品(智能卡、数码相机、多媒体播放器)等领域。

静态随机存储器的存储单元包括4T(晶体管)结构和6T(晶体管)结构。对于6T静态随机存储器的尺寸单元来说，包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3以及第四NMOS晶体管N4。其中，所述P1和P2为上拉晶体管；所述N1和N2为下拉晶体管；所述N3和N4为传输晶体管。

现有技术为了在减小栅极尺寸的同时，抑制短沟道效应的产生，提出了一种高K金属栅(High K Metal Gate，HKMG)结构晶体管。在所述高K金属栅结构晶体管中，采用高K(介电常数)介质材料取代常规的氧化硅等材料作为晶体管的栅介质层，采用金属材料取代常规的多晶硅等材料作为晶体管的栅极层。

而且，为了调节PMOS晶体管和NMOS晶体管的阈值电压，现有技术在PMOS晶体管和NMOS晶体管的栅介质层表面形成功函数层(Work Function Layer)。其中，PMOS晶体管的功函数层需要具有较高的功函数，而NMOS晶体管的功函数层需要具有较低的功函数。因此，在PMOS晶体管和NMOS晶体管中，需要采用材料不同的功函数层，以满足各自功函数调节的需求。

然而，现有技术形成的功函数层的性能较差。

发明内容

本发明解决的技术问题是一种半导体结构及其形成方法，以提高功函数层的性能。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区和第二区，所述基底上具有介质层，所述介质层内具有由第一区延伸至第二区的伪栅开口；在所述伪栅开口内形成第一功函数膜；在所述第一区第一功函数膜中掺入掺杂离子；在所述第一区第一功函数膜中掺入掺杂离子之后，采用刻蚀工艺去除第二区第一功函数膜，在所述第一区伪栅开口内形成第一功函数层，所述刻蚀工艺对第一区第一功函数膜的刻蚀速率小于对第二区第一功函数膜的刻蚀速率。

可选的，所述第一区用于形成PMOS晶体管，所述第二区用于形成NMOS晶体管。

可选的，所述第一功函数层的材料包括：氮化钛；所述第一功函数层的厚度为：20埃～40埃。

可选的，形成所述第一功函数层之后，所述形成方法还包括：在所述伪栅开口内形成第二功函数层；在所述第二功函数层上形成栅极层。

可选的，所述第二功函数层的材料包括：钛铝。

可选的，形成第一功函数膜之后，在所述第一区第一功函数膜中掺入掺杂离子之前，所述形成方法还包括：在所述第二区第一功函数膜上形成保护层；所述保护层的形成步骤包括：在所述第一功函数膜上形成保护膜；去除位于第一区的保护膜，在所述第二区基底上形成保护层。