[发明专利]一种金属氧化物薄膜晶体管及其制备方法

说明书

本发明公开了一种金属氧化物薄膜晶体管及其制备方法。其中源电极设置在衬底上，金属氧化物沟道层设置在源电极上，漏电极设置在金属氧化物沟道层上，栅电极和栅介质层是通过原位氧化形成的，且栅电极包埋在栅介质层中，栅介质层包埋在金属氧化物沟道层中；所述的一种金属氧化物薄膜晶体管具有不少于2个栅介质层，且栅介质层与栅介质层之间相互隔开，形成载流子由下至上的多导电沟道。本发明提供的金属氧化物薄膜晶体管一方面可突破传统工艺对尺寸的限制，同时由于多沟道的并联作用，可实现低工作电压下的高输出电流。

技术领域

本发明涉及薄膜晶体管（TFT）技术领域，特别是涉及一种金属氧化物薄膜晶体管及其制备方法。

背景技术

薄膜晶体管作为平板显示的核心元件，与存储电容一起组成驱动电路，在实现大面积、高清晰度、高帧频显示中起着重要作用。目前，工艺最成熟且应用最为广泛的是非晶硅（a-Si） TFT，但是其场效应迁移率较低（ 1 cm²/Vs），难以驱动有源显示器件，且a-Si光稳定性差。多晶硅 TFT 器件虽然具有较高的 迁移率和较好的稳定性，但是其器件均匀性差、制备成本高，且与常规IC工艺不兼容。有机薄膜晶体管（OTFT）也同样存在着迁移率低和稳定性差等缺点。

近年来，以IZO和IGZO为代表的金属氧化物 TFT 以其迁移率高、可见光透过率高、可低温制备、成本低、均匀性好且与 IC 工艺兼容等优点，正逐渐替代传统 a-Si TFT，成为新一代平板显示器件的核心元件。 2004年Nomura等在Nature期刊上首次报道了以非晶氧化铟镓锌（a-IGZO）为沟道层的TFT [Nature,2004,432(7061):488-492]，器件饱和迁移率（μ）为6~9 cm²/Vs。

然而随着集成电路的快速发展以及显示器分辨率越来越高的需求，薄膜晶体管的电学性能要进一步提高，同时器件尺寸要进一步减小。对于传统的横向 TFT 器件，通常通过减小沟道长度来实现。然而由于加工工艺的限制，一般在微米量级，进一步缩小尺寸会大大增加制备成本，同时短沟道效应成为进一步减小传统器件的巨大障碍。

采用垂直结构的TFT，夹在源-漏电极之间的沟道层厚度即为沟道层长度，因此可以突破传统加工工艺的限制，原则上可以将沟道长度减小至亚微米甚至纳米量级，极大提高器件的工作电流、响应速度、开关比，同时还可以降低器件的开启电压和功耗。Y. Yang等[Appl. Phys. Lett.,2007,91:092911],[Appl. Phys. Lett.,2004,85(21):5084-5086]报道了垂直堆叠式结构的有机晶体管（VOFET）。然而该晶体管源极处在介质层和沟道层中间，源极的厚度及源极与沟道层的界面会影响载流子的收集和传输。迄今为止，尚未见到基于垂直结构的金属氧化物 TFT的报道。

发明内容

为了解决上有技术的不足，本发明的目的在于提供一种金属氧化物薄膜晶体管及其制备方法，一方面可突破传统工艺对尺寸的限制，另一方面可实现低工作电压下的高输出电流。

根据本发明的一方面，提出一种金属氧化物薄膜晶体管。包括衬底、源电极、金属氧化物沟道层、栅电极、栅介质层、漏电极；其中源电极设置在衬底上，金属氧化物沟道层设置在源电极上，漏电极设置在金属氧化物沟道层上，栅电极和栅介质层包埋在金属氧化物沟道层中，且所述栅电极包埋在栅介质层中；所述的一种金属氧化物薄膜晶体管具有不少于2个栅介质层，且栅介质层与栅介质层之间相互隔开，形成载流子由下至上的多导电沟道。