[发明专利]一种高速延迟锁相环及其自动频率校准方法

说明书

技术领域

本发明属于高速接口数据传输领域，主要用于高速接口电路中正交时钟的产生，涉及一种高速延迟锁相环及其自动频率校准方法。

背景技术

随着亚微米、超深亚微米技术的发展，超大规模集成电路和系统集成技术的日益成熟，芯片的集成规模越来越大、工作速度也越来越快，这使得作为芯片重要组成部分的片内时钟的质量更为重要。因为无条件稳定的延迟锁相环具有“零延迟”、低噪声、低抖动以及易于设计的特点，适合应用于大规模高速芯片的时钟同步。近年来，以延迟锁相环作为时钟分布的技术已经广泛应用于现场可编程门阵列、微处理器等芯片中。

在高速接口电路中，常使用正交时钟参与时钟数据恢复。产生正交时钟的实现方式有二分频器，多相滤波器等。当数据速率高达每秒十几、二十几吉位(Gbps)时，采用上述方法实现正交时钟就比较困难。

发明内容

为了克服在高速接口电路中难产生稳定的正交时钟，本发明使用高速延迟锁相环的方法实现，同时提出一种自动频率校准方法，用于对高速延迟锁相环进行正确的延迟频带选择，选择出适合于当前应用环境下的合适频带，然后再通过高速延迟锁相环的闭环特性进行环路锁定，从而得到稳定的正交时钟输出。

为实现上述目的，本发明一方面提供了一种高速延迟锁相环，包括自动频率校准算法模块、延迟单元链、四分频器、鉴相器、采样电路、电荷泵、滤波器、电压调节器和偏置电压产生电路；自动频率校准算法模块，用于获取采样电路输出的采样结果，采样结果包括四分频器分频后的输入时钟和延迟时钟；以及设置电压调节器的输出电压和偏置电压产生电路的输出；延迟单元链,用于根据电压调节器的输出电压、滤波器的延迟控制电压和高速时钟生成输入时钟和延迟时钟；四分频器，用于对输入时钟和延迟时钟分别进行两次二分频，从而完成四分频的降速，使输入时钟和延迟时钟的速度降至鉴相器能够正确处理的速度；鉴相器，用于对降速后的输入时钟和延迟时钟进行鉴相，并向电荷泵输出相应地相位误差信号；电荷泵，用于将相位误差信号转换成电流信号，滤波器根据电流信号生成延迟控制电压。

优选地，延迟单元链采用多级延迟可变的反相器构成链路，反相器的延迟时间通过电压调节器的输出电压和滤波器的延迟控制电压分别进行调节，电压调节器的输出电压对应延迟粗调，滤波器的延迟控制电压对应延迟细调。

优选地，鉴相器对降速以后的输入时钟和延迟时钟进行鉴相，判断相位超前还是滞后，输出相位误差信号给电荷泵。

优选地，电荷泵将鉴相器输出的相位误差信号转换成模拟电流量，输出给后级的滤波器。

优选地，电压调节器的输出作为延迟单元链的电源电压，不同的电源电压对应延迟链路不通的延迟频带，通过选择不同的电源电压值，确定适合当前输入频率的延迟频带。

优选地，偏置电压产生电路用于自动频率校准过程中产生两个高低控制电压，VH和VL，对控制电压进行设置。

优选地，采样电路用于将分频后的输入时钟和延迟时钟进行相互采样，从而确定两个时钟的先后关系，将采样结果输出给自动频率校准算法模块进行判断，进而确定频带的选择。

另一方面提供了一种自动频率校准方法，包括以下步骤：设置电压调节器的输出电压和偏置电压产生电路的输出；获取降速后的输入时钟和延迟时钟的采样结果；根据采样结果，选定当前输入时钟频率所需要的延迟频带，完成自动频率校准。

本发明利用一种自动频率校准方法，用于对高速延迟锁相环进行正确的延迟频带选择，选择出适合于当前应用环境下的合适频带，然后再通过高速延迟锁相环的闭环特性进行环路锁定，从而得到稳定的正交时钟输出。

附图说明

图1为本发明高速延迟锁相环整体结构框图；

图2为本发明自动频率校准方法示意图；

图3为本发明自动频率校准采样结果为00时的时序示意图；

图4为本发明自动频率校准采样结果为01时的时序示意图；

图5为本发明自动频率校准采样结果为11时的时序示意图。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

图1为本发明高速延迟锁相环整体结构框图。

如图1所示，高速延迟锁相环，包括：自动频率校准算法模块、延迟单元链、四分频器、鉴相器、采样电路、电荷泵、滤波器、电压调节器和偏置电压产生电路。