[发明专利]阵列基板及其驱动方法、显示装置有效
申请号: | 201710772814.0 | 申请日: | 2017-08-31 |
公开(公告)号: | CN107402486B | 公开(公告)日: | 2020-06-30 |
发明(设计)人: | 侯涛;暴军萍;李兴华 | 申请(专利权)人: | 京东方科技集团股份有限公司;成都京东方光电科技有限公司 |
主分类号: | G02F1/1362 | 分类号: | G02F1/1362;G02F1/1343;G09G3/36;H01L27/32;G09G3/3266 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 焦玉恒 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 阵列 及其 驱动 方法 显示装置 | ||
1.一种阵列基板,包括:
衬底基板;
设置在所述衬底基板上的像素电极;
设置在所述衬底基板上的第一栅线以及第二栅线,所述第一栅线以及所述第二栅线分别设置在所述像素电极的两侧,
其中,所述像素电极与所述第一栅线以及所述第二栅线分别部分交叠以形成第一存储电容和第二存储电容;
栅极驱动器,与所述第一栅线以及所述第二栅线连接,被配置为依次向所述第一栅线以及所述第二栅线提供栅极信号并对所述栅极信号执行波形削角操作;
设置在所述衬底基板上的数据线;以及
薄膜晶体管,包括与所述第一栅线连接的栅极、与所述像素电极连接的源极以及与所述数据线连接的漏极,其中,所述栅极与所述源极之间形成寄生电容;
所述第一栅线包括与所述像素电极交叠的第一突出部,所述第一突出部与所述像素电极之间形成所述第一存储电容;所述第二栅线包括与所述像素电极交叠的第二突出部,所述第二突出部与所述像素电极之间形成所述第二存储电容。
2.根据权利要求1所述的阵列基板,其中,所述第一存储电容与所述第二存储电容的电容值之和不小于所述寄生电容的电容值的10倍。
3.根据权利要求2所述的阵列基板,其中,所述第一存储电容和所述第二存储电容的电容值的至少之一为所述寄生电容的电容值的2-8倍。
4.根据权利要求1-3任一项所述的阵列基板,其中,所述波形削角操作中使用的削角波形的削角斜率范围为0.8-1.6。
5.根据权利要求4所述的阵列基板,其中,所述削角波形的削角斜率为1。
6.根据权利要求1所述的阵列基板,其中,所述第一突出部与所述第二突出部的至少之一的材料为透明导电材料。
7.根据权利要求1所述的阵列基板,其中,所述第一突出部与所述像素电极的交叠面积为第一交叠面积,所述第二突出部与所述像素电极的交叠面积为第二交叠面积,所述第一交叠面积与所述第二交叠面积之差不大于两者之中较小者的面积的三倍。
8.一种包括权利要求1所述的阵列基板的驱动方法,包括:
向所述第一栅线输入所述栅极信号,以对所述薄膜晶体管施加开启电压,所述数据线通过被开启的所述薄膜晶体管对所述像素电极进行充电,以使所述像素电极的电压逐渐增加到充电电压值;
对所述第一栅线中的所述栅极信号执行波形削角操作,以使所述像素电极的电压被逐渐拉低;
向所述第二栅线输入所述栅极信号,使所述像素电极的电压被拉高;
对所述第二栅线中的所述栅极信号执行波形削角操作,以使所述像素电极的电压被逐渐拉低,并使所述像素电极的电压达到稳定时的电压值等于所述充电电压值。
9.根据权利要求8所述的驱动方法,其中,对所述第一栅线和所述第二栅线中的所述栅极信号执行波形削角操作包括:
通过所述栅极驱动器控制所述第一栅线和所述第二栅线中的所述栅极信号逐渐减小以在所述第一栅线和所述第二栅线中的电压波形中形成削角波形,
其中,所述削角波形的削角斜率范围为0.8-1.6。
10.一种显示装置,包括权利要求1-7任一项所述的阵列基板。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;成都京东方光电科技有限公司,未经京东方科技集团股份有限公司;成都京东方光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710772814.0/1.html,转载请声明来源钻瓜专利网。