[发明专利]顶栅自对准薄膜晶体管层叠结构及其制作方法

说明书

技术领域

本发明涉及顶栅自对准薄膜晶体管层叠结构及其制作方法。

背景技术

由于顶栅自对准薄膜晶体管的栅电极(Gate)和源漏电极(SD)不存在交叠区域，因此具有较小的寄生电容，减小了RC电路延迟，反映到像素电路中即具有更高的开关速度，从而容易实现较高分辨率的OLED显示。因此，业内对顶栅自对准结构的薄膜晶体管(Thin Film Transistor，简称TFT)器件展开了相关研究。

然而，对于普遍使用的氧化物薄膜晶体管(Oxide Thin Film Transistor，简称Oxide TFT)而言，由于氧化物(Oxide)本身对光照比较敏感，在光照下Oxide TFT的电学特性会发生变化，而采用顶栅(Top gate)结构的Oxide TFT，由于缺少了底栅对有源层(Active)的遮挡作用，TFT的阈值电压容易发生较大漂移，应用在OLED像素电路中容易造成画面显示的诸多问题。例如残像、线缺陷等。

为了解决上述问题，参阅图1，图1代表性地示出了一种现有顶栅自对准薄膜晶体管层叠结构的示意图。如图1所示，该层叠结构主要包括依次设置的衬底101、有源层103、栅极介质层104、栅极层105、钝化层106和源漏极层107。在制作上述顶栅自对准薄膜晶体管时，通常在衬底101上制作一层金属遮光层102(Shield Mental)以起到挡光的作用，且金属遮光层102和源漏极层107的SD端的低电位相连，防止金属上产生感应电荷对TFT特性造成影响。但是实际情况是，增加的金属遮光层102并不能将光完全遮挡住，导致器件在光照下的阈值电压漂移比较大。

发明内容

本发明的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种光照稳定性较佳且避免对薄膜晶体管特性产生影响的顶栅自对准薄膜晶体管层叠结构。

本发明的另一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种上述顶栅自对准薄膜晶体管的制作方法。

为实现上述目的，本发明采用如下技术方案：

根据本发明的一个方面，提供一种顶栅自对准薄膜晶体管层叠结构，其中，所述顶栅自对准薄膜晶体管层叠结构包括衬底、遮光材料层、有源层以及依次设于所述有源层之上的栅极介质层、栅极层、钝化层和源漏极层。所述遮光材料层设于所述衬底之上且形成有凹槽结构。所述有源层设于所述凹槽结构的槽底。

根据本发明的其中一个实施方式，所述栅极介质层和栅极层位于所述凹槽结构的槽腔中。和/或，所述钝化层和源漏极层部分位于所述凹槽结构的槽腔中。

根据本发明的其中一个实施方式，所述遮光材料层的材质为有机遮光材料或无机遮光材料。

根据本发明的其中一个实施方式，所述有源层的材质为氧化锌基材料。

根据本发明的其中一个实施方式，所述栅极介质层的材质为氧化硅、氮化硅、氮氧化硅。

根据本发明的其中一个实施方式，所述栅极层的材质为钼、铝、钛、金、铜、铪或钽。

根据本发明的其中一个实施方式，所述钝化层的材质为氧化硅、氮化硅或氮氧化硅。

根据本发明的另一个方面，提供一种顶栅自对准薄膜晶体管制作方法，其中，包括以下步骤：

在衬底之上沉积一层遮光材料层，并对遮光材料层进行图案化工艺而形成凹槽结构；

在凹槽结构的槽底之上形成有源层并进行图案化工艺；

在有源层之上依次形成栅极介质层和栅极层，并对有源层进行导体化处理；

在栅极层之上形成钝化层；以及

在钝化层之上形成源漏极层。

根据本发明的其中一个实施方式，栅极介质层和栅极层的形成包括以下步骤：

在有源层之上依次连续沉积栅极介质材料和栅极材料；

对栅极材料进行图案化工艺而形成栅极层；以及

以栅极层为掩膜对栅极介质材料进行刻蚀而形成栅极介质层。

根据本发明的其中一个实施方式，钝化层的形成包括以下步骤：

在栅极层之上沉积钝化材料；以及

对钝化材料进行图案化工艺而形成供源漏极层设置的孔。

由上述技术方案可知，本发明提出的顶栅自对准薄膜晶体管层叠结构及其制作方法的优点和积极效果在于：