[发明专利]非易失性存储器装置以及数据操作方法

说明书

非易失性存储器装置以及数据操作方法。一种非易失性存储器装置，包括：存储器单元阵列和行解码器电路。在将第一预脉冲施加到连接到第一虚拟存储器单元的第一虚拟字线之后，在将第二预脉冲施加到连接到第二虚拟存储器单元的第二虚拟字线之后，行解码器电路导通选择的存储器块的多个单元串的存储器单元。

本申请要求于2016年8月22日提交到韩国知识产权局的第10-2016-0106284号韩国专利申请的优先权以及于2017年8月21日提交的第15/681,479号美国专利申请的优先权，所述专利申请的全部内容通过引用合并于此。

技术领域

在此描述的本发明构思的实施例涉及一种半导体存储器，具体地，涉及非易失性存储器装置、包括非易失性存储器装置的存储装置以及非易失性存储器装置的读取方法。

背景技术

存储装置是指在主机装置(诸如，计算机、智能电话和智能平板)的控制下存储数据的装置。存储装置包括在磁盘上存储数据的装置(诸如，硬盘驱动器(HDD))以及将数据存储在半导体存储器中的装置，特别是非易失性存储器(诸如，固态驱动器(SSD)或内存卡)。

只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器装置、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)都是不同类型的非易失性存储器的示例。

随着半导体制造技术的发展，存储装置的集成度及其体积不断增加。存储装置的高集成度使得可以降低制造存储装置所需的成本。然而，存储装置的高集成度导致存储装置的缩小和结构变化，从而出现各种新的问题。由于这些问题可能会对存储装置中存储的数据造成损害，因此可能会降低存储装置的可靠性。需要能够提高存储装置的可靠性的方法和装置。

发明内容

本发明构思的实施例提供一种可提供提高的可靠性的非易失性存储器装置、包括非易失性存储器装置的存储装置以及非易失性存储器装置的读取方法。

本发明构思实施例的一方面旨在提供一种非易失性存储器装置，所述非易失性存储器装置包括至少一个存储器块和行解码器电路。存储器块至少包括第一存储器块，第一存储器块包含以与基底垂直堆叠的行和列布置的多个单元串，其中，单元串包括连接到串选择线(SSL)的串选择晶体管(SST)、连接到地选择线(GSL)的地选择晶体管(GST)、连接到字线的多个非易失性存储器单元以及连接到第一虚拟字线的第一虚拟存储器单元和连接到第二虚拟字线的第二虚拟存储器单元。行解码器电路被配置为在数据读取操作期间，将电压波形施加到SSL、GSL、字线以及第一虚拟字线和第二虚拟字线，包括：将串线选择电压施加到针对选择的单元串的选择的SSL，以导通选择的单元串的选择的SST；将地线选择电压施加到针对选择的单元串的选择的GSL，以导通选择的单元串的选择的GST；将读取通过电压施加到未选择的非易失性存储器单元的未选择的字线，以导通选择的单元串的未选择的非易失性存储器单元；将读取选择电压施加到选择的非易失性存储器单元的选择的字线，以从选择的非易失性存储器单元读取数据；将SSL预脉冲施加到未选择的单元串的SSL，然后施加未选择的SSL电压，以截止未选择的单元串的SST；将GSL预脉冲施加到未选择的单元串的GSL，然后施加未选择的GSL电压，以截止未选择的单元串的GST；将第一虚拟字线预脉冲施加到第一虚拟字线，使得第一虚拟存储器单元导通然后截止，并随后将第一虚拟字线电压施加到第一虚拟字线，以再次导通第一虚拟单元；将第二虚拟字线预脉冲施加到第二虚拟字线，使得第二虚拟存储器单元导通然后截止，并随后将第二虚拟字线电压施加到第二虚拟字线，以再次导通第二虚拟单元。

在实施例中，施加第一虚拟字线预脉冲和第二虚拟字线预脉冲，使得第一虚拟单元和第二虚拟单元在彼此大致相同的时间截止。

在实施例中，在SSL预脉冲的结束和GSL预脉冲的结束之前，施加第一虚拟字线预脉冲和第二虚拟字线预脉冲。