[发明专利]一种基于半导体基底的低损耗表面等离激元耦合器及其制备方法

说明书

本发明公开了一种基于半导体基底的低损耗表面等离激元耦合器及其制备方法，其中，表面等离激元耦合器包括：第一金属层、衬底、半导体外延层、电流扩展层、第一介质层、第二金属层、第二介质层、第三金属层。其中，第二金属层包括激发槽，第三金属层包括散射槽；第二介质层起到波导作用，将传播的SPP限制在波导层中传播，第二介质层两个侧壁的金属具有超平整表面。

技术领域

本发明涉及表面等离激元器件及其制作方法，更具体地，涉及一种基于半导体基底的低损耗表面等离激元耦合器及其制作方法。

背景技术

表面等离激元(Surface Plasmon Polariton，SPP)是由外部电磁场诱导金属结构表面自由电子或束缚电子的集体振荡现象。表面等离激元能够利用光子和金属电子在纳米尺度上的相互作用，把入射光局域在金属表面亚波长的区域，实现对光的调制以及增强光与物质的相互作用，对于实现兼具极小特征尺寸和超高传输速度的集成光路具有至关重要的意义。

目前的研究中主要通过外部光源激发产生SPP，因而难以实现微小化的集成器件。近几年，研究者提出利用半导体发光芯片作为SPP的激发光源，利用微纳米加工技术将承载调控SPP的结构制备于有源的半导体表面，从而实现基于具有超小体积的电注入的表面等离激元器件器件。

经过研究者的努力，目前已经有了一些相关的报道，然而电注入表面等离激元器件的研究仍处于起步阶段，其面临的一个重要问题是如何降低器件损耗。

在目前已有的报道中，金属薄膜通常利用蒸发或溅射方法直接地沉积于半导体衬底表面，而金属表面通常比较粗糙，表面粗糙度RMS通常在几纳米，粗糙的表面形成导致电子或光子散射，造成损耗，导致SPP传播效率降低，传播长度减短。

发明内容

本发明的目的是提供一种基于半导体基底的低损耗表面等离激元耦合器，第二介质层两个侧壁的金属具有超平整表面，超平整表面RMS在1nm及以下，与常规结构和制备方法相比损耗大大降低。

本发明的另一个目的是提供基于半导体基底的低损耗表面等离激元耦合器的制作方法，承载表面等离激元特性的金属结构直接制备于半导体表面，形成的器件用具有高效率，小体积，低损耗，低功耗的优点。

本发明提供了一种基于半导体基底的低损耗表面等离激元耦合器，其结构由下到上主要包括：第一金属层、衬底、半导体外延层、电流扩展层、第一介质层、第二金属层、第二介质层、第三金属层。其中，第二金属层包括激发槽；第三金属层包括散射槽；第二介质层起到波导作用，将传播的SPP限制在第二介质层中传播，且形成波导壁的金属面超平整。

另外，本发明还提供了一种基于半导体基底的低损耗表面等离激元耦合器的制作方法，包括以下步骤：

步骤一：在衬底上形成半导体外延层，其中，所述半导体外延层包括有源区。

步骤二：在衬底背面形成第一金属层。可选地，采用退火工艺降低第一金属层与衬底之间的接触电阻。

步骤三：在半导体外延层上表面形成电流扩展层。可选地，采用退火工艺降低电流扩展层与半导体外延层之间的接触电阻。由下至上，形成第一金属层/衬底/半导体外延层/电流扩展层结构。

步骤四：在具有超平整表面的基板上形成第二金属层。其中，所述基板为抛光后的硅片、石英片、云母片等任何具有超平整表面的基板。所述超平整表面指表面粗糙度 RMS通常小于1nm。由于基板表面超平整，因此，该步骤所形成的第二金属层，与基板接触的一面为超平整表面，而裸露在外的面为粗糙面。

步骤五：在步骤四所述的第二金属层表面形成第一介质层，形成基板/第二金属层/ 第一介质层结构。可选地，采用旋涂方式形成第一介质层。