[发明专利]一种基于半导体基底的低损耗表面等离激元耦合器及其制备方法

权利要求书

1.一种基于半导体基底的低损耗表面等离激元耦合器的制作方法，其特征在于，包括以下步骤：

步骤一：在衬底上形成半导体外延层；

步骤二：在衬底背面形成第一金属层；

步骤三：在半导体外延层上表面形成电流扩展层；

步骤四：在另一个具有超平整表面的基板上形成第二金属层；

步骤五：在步骤四所述的第二金属层表面形成第一介质层，形成基板/第二金属层/第一介质层结构；

步骤六：将步骤五所述的基板/第二金属层/第一介质层结构与步骤三所述的第一金属层/衬底/半导体外延层/电流扩展层结构面对面贴合，由下至上形成第一金属层/衬底/半导体外延层/电流扩展层/第一介质层/第二金属层/基板结构；

步骤七：对步骤六所述结构进行加压力和加热；

步骤八：冷却至室温或接近室温后，用外力去除基板，由下至上形成第一金属层/衬底/半导体外延层/电流扩展层/第一介质层/第二金属层结构；

步骤九：在所述的第二金属层的超平整表面形成激发槽；

步骤十：在具有激发槽的第二金属层表面形成第二介质层；

步骤十一：在所述第二介质层表面形成第三金属层；

步骤十二：在第三金属层表面形成散射槽。

2.如权利要求1所述的基于半导体基底的低损耗表面等离激元耦合器的制作方法，其特征在于：所述半导体外延层包括有源区，所述有源区为量子阱、量子点或PN结。

3.如权利要求1所述的基于半导体基底的低损耗表面等离激元耦合器的制作方法，其特征在于：步骤三中，所述电流扩展层厚度在60-200nm之间；所述半导体外延层与电流扩展层之间有一层电流限制层。

4.如权利要求1所述的基于半导体基底的低损耗表面等离激元耦合器的制作方法，其特征在于：步骤五中，所述第一介质层为聚甲基丙烯酸甲酯或聚苯乙烯；所述第一介质层厚度小于500nm。

5.如权利要求1所述的基于半导体基底的低损耗表面等离激元耦合器的制作方法，其特征在于：步骤七中，加热温度超过步骤六中所述介质层的玻璃态温度；所述加热温度不低于150℃，不高于250℃；加热持续不少于10min，不超过60min；加热压力不低于8kg/cm²，不高于50kg/cm²。

6.如权利要求1所述的基于半导体基底的低损耗表面等离激元耦合器的制作方法，其特征在于：

步骤四中，在第二金属层与第一介质层之间还包括第五金属层；所述第二金属层材料选自金、银、铝、铜、铂、钯、镁之一或合金；所述第二金属层厚度在100-200nm之间；

步骤八中，在第三金属层与第二介质层之间还包括第六金属层；所述第三金属层材料为金、银、铝、铜、铂、钯、镁之一和/或合金，所述第三金属层厚度在100-200nm之间。