[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

将于2016年9月21日提交的日本专利申请No.2016-183899的公开内容，包括说明书，附图和摘要通过参考整体并入本文。

技术领域

本发明涉及一种半导体器件及其制造方法，且例如其优选应用于具有电容元件的半导体器件，电容元件包括作为电极之间的绝缘膜的氮化膜，氮化膜形成另一区域中的层间绝缘膜的一部分。

背景技术

众所周知包括顺序形成在半导体衬底主表面上的第一氧化硅膜，氮化硅膜以及第二氧化硅膜的层叠膜用作接触层中的层间绝缘膜，且氮化硅膜用作另一区域中的电容元件的电极之间的绝缘膜。

而且，当电隔离形成在半导体衬底主表面上的互相相邻的半导体元件时，存在不形成嵌入在半导体元件之间的半导体衬底的主表面中的绝缘膜的方法。具体地，存在使半导体元件之间的半导体衬底的主表面处于没有掺杂剂的非掺杂状态下的方法，或者在半导体衬底主表面上相互相邻的第一导电类型的半导体区(电极)之间形成半导体元件以及形成不同于第一导电类型的第二导电类型的半导体区或第一导电类型的半导体区的方法。

日本未审专利申请公布No.2009-152445描述了一种包括顺序形成在半导体衬底主表面上的第一氧化硅膜，氮化硅膜以及第二氧化硅膜的层叠膜用作接触层的层间绝缘膜以及用作电容元件的绝缘膜。

发明内容

当采用作为层间绝缘膜的一部分的氮化硅膜作为电容元件的电极之间的绝缘膜时，形成电容元件的上电极以及层间绝缘膜上的布线以便接触氮化硅膜的顶表面。但是，为了稳定具有作为下电极的半导体衬底的电容元件的电容特性，电容元件的电极之间的绝缘膜必须形成得较薄；相反，为了避免形成具有作为栅绝缘膜的层间绝缘膜的寄生MOSFET，层间绝缘膜必须形成得较厚。

当层间绝缘膜的一部分和电容元件的电极之间的绝缘膜的一部分由公共膜形成且电容元件的电极之间的绝缘膜形成得较薄时，除非层间绝缘膜形成得较厚，否则会出现根据寄生金属氧化物半导体场效应晶体管(MOSFET)的操作而使半导体器件的可靠性退化的问题。

当处理形成在氮化硅膜上的金属膜以单独形成电容元件的上电极以及另外的布线时，存在金属膜之下的氮化硅膜会在这种处理中被除去的担心。在这种情况下，会出现污染物通过氮化硅膜之下的氧化硅膜流入半导体衬底的问题。

从说明书和附图的描述将使其他目的和新颖的特征显而易见。

说明书中公开的一个典型实施例的概要将如下简述。

发明内容

根据一个实施例的半导体器件具有包括顺序形成在半导体衬底上的第一氧化硅膜，氮化硅膜以及第二氧化硅膜的层间绝缘膜以及包括形成在半导体衬底的主表面上的下电极以及通过与氮化硅膜接触的第三氧化硅膜形成在下电极以及氮化硅膜顶表面上的上电极的电容元件。

根据另一实施例的制造半导体器件的方法包括在第一区中的半导体衬底上的第一氧化硅膜上以及第二区中的半导体衬底上的第二氧化硅膜上形成氮化硅膜和第三氧化硅膜的步骤，因此除去第二区中的第二氧化硅膜以裸露出氮化硅膜的顶表面。此后，通过处理形成在半导体衬底上的导电膜，形成第一区中的第三氧化硅膜上的布线以及第二区中的氮化硅膜上的上电极。

根据该实施例，可提高半导体器件的可靠性。

附图说明

图1是根据本发明的实施例的半导体器件的顶视图。

图2是沿图1的线A-A截取的截面图。

图3是根据本发明的实施例的半导体器件的顶视图和截面图。

图4是根据制造过程中的该实施例的半导体器件的截面图。

图5是图4之后的制造过程中的半导体器件的截面图。

图6是图5之后的制造过程中的半导体器件的截面图。

图7是图6之后的制造过程中的半导体器件的截面图。

图8是图7之后的制造过程中的半导体器件的截面图。

图9是图8之后的制造过程中的半导体器件的截面图。

图10是图9之后的制造过程中的半导体器件的截面图。

图11是图10之后的制造过程中的半导体器件的截面图。

图12是图11之后的制造过程中的半导体器件的截面图。

图13是图12之后的制造过程中的半导体器件的截面图。

图14是示出时间和泄漏电流之间关系的曲线图。

图15是根据本发明的实施例的变形例的半导体器件的截面图。

图16是作为比较例的制造过程中的半导体器件的截面图。