[发明专利]一种数据读取的方法及闪存控制器

说明书

一种数据读取的方法及闪存控制器，该方法包括闪存控制器获取数据读取请求，所述数据读取请求包括待读取数据的地址，根据所述待读取数据的地址，确定所述待读取数据所在的闪存块，闪存控制器在所述待读取数据所在的闪存块所处的读取阶段为第一阶段时，根据所述闪存块当前导通电压的降低量，确定出所述闪存块的非读字线上降低后的导通电压，并设置待读字线的读取电压；根据所述闪存块上非读字线上的降低后的导通电压和所述待读字线的读取电压，读取数据。闪存控制器通过确认闪存块所处的读取阶段位于第一段时，将全部非读字线上的导通电压降低，来实现保证在额外读错误不影响性能的前提下，减少字线上的读干扰错误，从而改善闪存访问性能。

技术领域

本申请涉及存储技术领域，尤其涉及一种数据读取的方法及闪存控制器。

背景技术

闪存存储系统由于具有良好的随机访问性能、低密度、低功耗等优点，成为重要的存储介质，广泛应用于嵌入式系统、便携式笔记本、数据中心等需要存储的领域。目前，对闪存存储容量和存储密度的需求促使3D闪存的应用和发展，3D闪存通过存储元多层堆叠的方式实现存储容量和密度的增长，如图1所示。由于3D闪存的多层结构，其单个闪存块由更多的闪存页所组成，比2D闪存多几倍甚至上十倍，从而导致更加严重的读干扰问题。

闪存通过在存储元中存储一定量的电荷来表示数据，在每个存储元存储n比特数据的闪存中，存储元共有2ⁿ个不同的电压状态。图2表示的是每个存储元存储2比特信息的多层单元(multi-level cell，MLC)的电压分布，由4个电压状态(11，10，01，00)来表示2比特数据。当读某一条字线(word line，WL)上的数据时，如图1中的WL1，则在该WL上加读取电压V_read，这个电压可以为图2中的V_ref1、V_ref2和V_ref3中的一个。如果存储元的阈值电压V_th小于读取电压V_read，则该存储元读出来的结果是打开状态，反之，则是关闭状态。由于不同WL的存储元通过比特线(bit line，BL)相连接，当读某一条WL上的数据时，其他字线上的存储元需要处于打开状态，来保证带读取的存储元上的数据可以传输到感知电路。因此，在其他WL上，即在图1中的WL0，以及WL2到WL63，施加一个导通电压V_pass，该电压比所有存储元的阈值电压都大。在这个过程中，导通电压会额外充入一些电荷到这个闪存块中的非读存储元中，导致他们的阈值电压上升。尽管单次读操作带来的电压改变比较小，对电压状态的影响小，但持续的读操作会导致电压发生偏移，电压状态改变，最终导致闪存读干扰错误的出现。

根据现有工作对读干扰的研究，闪存读干扰可以用额外充入到闪存存储元的电子数目Ne来表示，则存在以下关系：

N_e＝J_FN*T_read*N_read

其中，T_read和N_read分别是施加导通电压V_pass的时间和总次数，也就是在一个闪存块中对某其他WL的读时间和读次数，导致对某一条WL的影响。J_FN是通过福勒诺德海姆(fowler-nordheim，FN)隧道的电流密度，和导通电压V_pass的大小成指数关系。

根据以上关系可以看到，读干扰和闪存块的读次数成正比。通过对真实负载程序轨迹的闪存块读次数进行分析，包括读次数的分布和最大读次数，得到如图3的结果。从图3中可知，闪存块读次数随着闪存块中WL数目的增加而增加，最大读次数呈现指数增长。因此，由于单个闪存块拥有更多的WL，3D闪存中的读干扰问题比2D闪存中更加严重，导致3D闪存的可靠性严重下降。