[发明专利]显示基板及显示装置

说明书

技术领域

本公开一般涉及显示技术领域，尤其涉及一种显示基板及显示装置。

背景技术

静电击穿(ESD，Electro-Static Discharge)是显示面板制程中由于静电大量累积，在电荷转移过程中遇到较细的走线或者线线交叉的地方，瞬间电流过大，对电子器件的一种破坏现象。

随着对PPI(Pixel per Inch)提升的需求，器件的尺寸越来越小，金属的线宽以及金属与金属之间的距离越来越小。与此同时，显示面板所需的信号通道的数量也不断地增多，这也导致了向显示面板提供信号的集成电路的引脚数量的增加。这样一来，显示面板上用于与集成电路绑定并电连接的焊盘数量也相应地增加。然而，显示面板的边框区域是有限的，因此，相邻焊盘之间的间距将随之减小。一旦某一个焊盘上引入了静电荷，将很容易因静电击穿现象导致相邻焊盘之间短路，进而导致后续集成电路绑定之后无法正常地向显示面板提供信号。

发明内容

鉴于现有技术中的上述缺陷或不足，期望提供一种显示基板及显示装置，以期解决现有技术中存在的技术问题。

第一方面，本申请实施例提供了一种显示基板，包括显示区和围绕显示区的非显示区；还包括：设置在非显示区的多个焊盘，各焊盘与显示芯片的引脚一一对应电连接；静电防护电路，静电防护电路与至少一个焊盘电连接，用于导出该焊盘的静电；其中，静电防护电路形成在用于绑定显示芯片的绑定区。

在一些实施例中，静电防护电路包括至少一个静电防护单元；静电防护单元包括输入信号端、第一输出信号端和第二输出信号端；其中，输入信号端与至少一个焊盘电连接；第一输出信号端与显示基板的第一电压信号端电连接，第二输出信号端与显示基板的第二电压信号端电连接。

在一些实施例中，各静电防护单元包括至少一个晶体管单元；各晶体管单元包括第一NMOS晶体管和第一PMOS晶体管；第一PMOS晶体管的栅极和源极与第一电压信号端电连接；第一NMOS晶体管的栅极和源极与第二电压信号端电连接；第一PMOS晶体管的漏极、第一NMOS晶体管的漏极与至少一个焊盘电连接；第一电压信号端所提供的第一电压信号Vgh和第二电压信号端所提供的第二电压信号Vgl满足：Vgh＞Vgl。

在一些实施例中，显示基板包括多条扫描线以及与多条扫描线绝缘相交的数据线；其中，扫描线形成在第一金属层，数据线形成在第二金属层；静电防护电路通过引线与焊盘电连接；引线与扫描线同层设置；或者引线与数据线同层设置。

第二方面，本申请实施例还提供了一种显示装置，包括如上的显示基板以及显示芯片；显示芯片包括包括芯片本体和多个引脚；引脚包括信号输入引脚和信号输出引脚；焊盘包括第一焊盘，各第一焊盘与显示芯片的信号输入引脚一一对应电连接，信号输入引脚用于接收显示基板外部输入的电信号。

在一些实施例中，多个信号输入引脚划分为至少一个信号输入组，各信号输入组包括至少一个信号输入引脚；同一个信号输入组中的各信号输入引脚接收同一路显示基板外部输入的电信号。

在一些实施例中，静电防护电路包括多个静电防护单元；各静电防护单元包括至少一个晶体管单元；各晶体管单元包括第一NMOS晶体管和第一PMOS晶体管；第一PMOS晶体管的栅极和源极与第一电压信号端电连接；第一NMOS晶体管的栅极和源极与第二电压信号端电连接；第一PMOS晶体管的漏极、第一NMOS晶体管的漏极与至少一个第一输入焊盘电连接；第一电压信号端所提供的第一电压信号Vgh和第二电压信号端所提供的第二电压信号Vgl满足：

Vgh＞Vgl；

同一个信号输入组中的至少一个信号输入引脚与同一个静电防护单元电连接。

在一些实施例中，各信号输入引脚所接收的显示基板外部输入的电信号的电压值Vin满足：Vgl≤Vin≤Vgh。

在一些实施例中，显示装置还包括柔性线路板；柔性线路板上设置有多个绑定端子；绑定端子用于将显示基板外部输入的电信号传输至各信号输入引脚。

在一些实施例中，绑定端子还用于向显示基板传输第一电压信号和第二电压信号。

按照本申请实施例的方案，通过在显示基板的用于绑定显示芯片的绑定区设置静电防护电路，使得至少一个焊盘与静电防护电路电连接，可以导出该焊盘的静电，避免相邻焊盘之间静电击穿导致的短路，有利于提升显示基板和包含其的显示装置的静电防护能力，从而提高显示基板和包含其的显示装置的制作良率和使用可靠性。