[发明专利]包含基准标记的光掩模在审
申请号: | 201710690064.2 | 申请日: | 2017-08-14 |
公开(公告)号: | CN109143801A | 公开(公告)日: | 2019-01-04 |
发明(设计)人: | 李信昌;陈嘉仁;林志诚;林秉勋 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | G03F9/00 | 分类号: | G03F9/00 |
代理公司: | 南京正联知识产权代理有限公司 32243 | 代理人: | 顾伯兴 |
地址: | 中国台湾新竹科*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基准标记 光掩模 图案区 | ||
一种光掩模包括:图案区;以及多个缺陷,位于所述图案区中。所述光掩模进一步包括:第一基准标记,位于所述图案区之外,其中所述第一基准标记包括所述光掩模的识别信息,所述第一基准标记具有第一大小及第一形状。所述光掩模进一步包括:第二基准标记,位于所述图案区之外。所述第二基准标记具有:第二大小,不同于所述第一大小,或者第二形状,不同于所述第一形状。
技术领域
本发明的实施例涉及一种包含基准标记(fiducial mark)的光掩模。
背景技术
半导体集成电路(integrated circuit,IC)行业已经历急速发展。在集成电路演进的过程中,一般来说已增大功能密度(即,每芯片区域中内连装置的数目),同时已减小几何结构大小(即,可使用制作工艺而生成的最小组件(或线))。这种按比例缩减工艺一般来说通过提高生产效率且降低相关成本来提供效益。此种按比例缩减也已使得加工及制造集成电路的复杂度增大。
为帮助进行按比例缩减,使用极紫外(extreme ultraviolet,EUV)光刻工艺来将晶片图案化。在光刻曝光期间,辐射在照到涂布在晶片上的光刻胶之前会接触光掩模。辐射将图案从光掩模转移到光刻胶上。选择性地移除光刻胶以显露出图案。衬底接着经历利用剩余光刻胶的形状而在所述衬底上生成特征的加工步骤。当加工步骤完成时,重新涂覆光刻胶且使用不同的掩模来使晶片暴露出以得到不同的图案。通过此方式,将各特征进行层叠而形成半导体装置。
发明内容
根据本发明的某些实施例,提供一种光掩模包括:图案区;以及多个缺陷,位于所述图案区中。所述光掩模进一步包括:第一基准标记,位于所述图案区之外,其中所述第一基准标记包括所述光掩模的识别信息,所述第一基准标记具有第一大小及第一形状。所述光掩模进一步包括:第二基准标记,位于所述图案区之外。所述第二基准标记具有:第二大小,不同于所述第一大小,或者第二形状,不同于所述第一形状。
附图说明
结合附图阅读以下详细说明,会最好地理解本发明实施例的各个方面。应注意,根据本行业中的标准惯例,各种特征并非按比例绘制。事实上,为论述清晰起见,可任意增大或减小各种特征的尺寸。
图1是根据一些实施例的光刻设备的示意图。
图2A是根据一些实施例的光掩模的平面图。
图2B是根据一些实施例的光掩模的平面图。
图3是根据一些实施例的光掩模坯体(photomask blank)的剖视图。
图4是根据一些实施例的使用光掩模制作半导体装置的方法的流程图。
图5是根据一些实施例的用于制作半导体装置的系统的示意图。
图6是根据一些实施例的集成电路制造系统及与所述集成电路制造系统相关联的集成电路制造流程的方块图。
[符号的说明]
100:光刻设备
110:光源
120:晶片
130、200、200’:光掩模
140:光学组件
210a、210b、210c、210d:第一基准标记
220a、220b、220c、220d:第二基准标记
230、230a’、230b’、230c’、230d’:缺陷
240:区
250a、250b、250c、250d、250e、250f:图案/子图案/反射性或传输性图案
255:特征
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710690064.2/2.html,转载请声明来源钻瓜专利网。