[发明专利]一种半导体晶体管结构及其制备方法

说明书

本发明提供一种半导体晶体管结构及其制备方法，该结构包括：半导体衬底；栅极组件，位于半导体衬底之上，栅极组件包括栅介质层、位于所述栅介质层上的栅导电层；侧壁隔离结构，位于栅极组件的侧壁，由栅极组件侧壁由内向外依次包括第一隔离层、空气隔离层以及第二隔离层；及栓导电层，位于栅极组件的两侧，由侧壁隔离结构将栓导电层与栅极组件隔离。本发明可有效降低寄生电容值，进而改善电阻电容延迟增快速度和降低开关能量。

技术领域

本发明涉及集成电路制造领域，特别是涉及一种半导体晶体管结构及其制备方法。

背景技术

随着集成电路技术的快速发展，集成电路中器件的密集度越来越高，半导体器件的特征尺寸不断减小，特别是有效栅长(effective gate length)的缩短，短沟道效应(Short-channel effects)导致的漏电问题、热载流子效应(Hot carrier effect)等问题，对器件可靠性提出了挑战。

金属氧化物半导体场效应晶体管(MOSFET)结构被广泛的运用于半导体集成电路(IC)的制程布局，在MOSFET的结构中必需在侧壁上形成一侧壁绝缘层以隔离栓导电层与柵导电层，藉以避免两导体层的短路造成器件(Device)失效，但是也因此产生寄生电容。随着动态随机存取存储器DRAM(Dynamic Random Access Memory)的工艺持续微缩至纳米等级，在元件大幅微缩的条件下，改善栅极和接触导体间的寄生电容是一大挑战。

因此，如何能够减小栅极和接触导体间的寄生电容，提高半导体器件的可靠性，已成为本领域技术人员亟待解决的一个重要问题。

发明内容

鉴于以上所述现有技术，本发明的目的在于提供一种半导体晶体管结构及其制备方法，用于改善现有技术中MOSFET结构的栅极和接触导体间的寄生电容问题。

为实现上述目的及其他相关目的，本发明提供一种半导体晶体管结构，包括：

半导体衬底；

栅极组件，位于所述半导体衬底之上，所述栅极组件包括栅介质层、位于所述栅介质层上的栅导电层；

侧壁隔离结构，位于所述栅极组件的侧壁，所述侧壁隔离结构由所述栅极组件侧壁由内向外依次包括第一隔离层、空气隔离层以及第二隔离层；及

栓导电层，位于所述栅极组件的两侧，由所述侧壁隔离结构将所述栓导电层与所述栅极组件隔离。

可选地，所述空气隔离层隔离所述第一隔离层和所述第二隔离层，使得所述第一隔离层和所述第二隔离层不直接连接。

可选地，所述空气隔离层的宽度向间隔空隙小于等于所述第二隔离层的宽度。

可选地，所述侧壁隔离结构还包含封口层，设置于所述空气隔离层上，以气闭密封所述空气隔离层。

进一步可选地，所述封口层更形成于所述第一隔离层和所述第二隔离层之间，以填入所述空气隔离层的一部分，所述封口层的渗透底缘在所述半导体衬底之上的高度大于所述栅导电层的顶面上缘在所述半导体衬底之上的高度。

进一步可选地，所述封口层更形成于所述第二隔离层上，用以修正所述侧壁隔离结构的宽度向截面轮廓。

进一步可选地，所述封口层的介电常数小于所述第一隔离层和所述第二隔离层的介电常数，且大于所述空气隔离层的介电常数。

更进一步可选地，所述封口层的材料选自于氮氧化硅(SiON)，所述第一隔离层和所述第二隔离层的材料均为氮化硅(SiN)。

为实现上述目的及其他相关目的，本发明还提供一种半导体晶体管结构的制备方法，包括如下步骤：

在半导体衬底上依次形成栅介质层、栅导电层和绝缘保护层；