[发明专利]用于芯片顶层防护层的多路随机哈密顿回路生成方法

说明书

技术领域

本发明涉及芯片顶层金属防护层生成技术，具体讲,涉及用于芯片顶层防护层的多路随机哈密顿回路生成方法。

背景技术

自微探针攻击及FIB攻击技术被提出以来，针对二者的抗攻击技术研究一直从未间断过。目前，针对FIB和微探针攻击的主流抗攻击手段是采用顶层金属防护层作为攻击感知结构。顶层金属防护层由金属布线屏蔽层和下方的检测传感器构成。屏蔽层一方面可以遮蔽下方电路，使攻击者无法观察内部结构，也使得微探针无法接触内部走线；另一方面可以作为感知单元，配合检测传感器，作为FIB攻击的检测结构。顶层金属屏蔽层图形拓扑结构种类繁多，图形拓扑结构越复杂，攻击者识别屏蔽层的难度越大，攻击成本越高。而以随机哈密顿回路作为基本结构的迷惑屏蔽层，因其图形拓扑结构具有很高的随机性，难于识别，成为了主流防护层拓扑结构。

目前防护层生成算法，主要针对一定区域内的单一随机哈密顿回路进行研究。但是单一的随机哈密顿回路仍然可以被攻击者识别。为增加攻击者识别难度，需要实现在同一区域内可以进行多个随机哈密顿回路同时布线，再配以多个检测传感器，将大大提升顶层金属防护层的抗攻击能力。

发明内容

为克服现有技术的不足，本发明旨在提出一种同一区域内同时进行多个随机哈密顿回路生成的生成算法，增加防护层区域内的布线数量，提高攻击者识别的难度。为此，本发明采用的技术方案是，用于芯片顶层防护层的多路随机哈密顿回路生成方法，步骤如下：

1)依据所需生成的总体区域大小，生成点阵图，并以相邻四个格点为一个最小单位，生成一定数目的正方形矩阵，作为单元回路矩阵，依据所需生成的随机哈密顿回路个数，将边界处的正方形划分为多个区域，中间剩余正方形统一为中心区域；

2)在所有回路中随机选择两个回路，若两回路分别属于不同的边界区域，则重新选择，直到两回路属于相同的边界区域，或者一条属于边界区域，一条属于中心区域，亦或者两条都属于中心区域；

3)判断选出的两条单元回路是否具有相邻边。若不存在相邻边，则执行步骤2；若存在相邻边，则将相邻边去除，合并为一条单元回路；若选择的两个回路都属于边界区域，则合并后的单元回路仍属于这个边界区域；若选择的两条回路都为中心区域，则合并后的单元回路仍属于中心区域；若选择的两条回路一条属于边界区域，一条属于中心区域，则合并后的单元回路属于边界区域，原属于中心区域的回路将因合并操作而消失；

4)判断中心区域是否还存在未被合并的单元回路，若存在，则执行步骤2；若不存在，则执行步骤5；

5)在所有回路中随机选择两个回路，若两回路分别属于不同的边界区域，则重新选择，直到两回路属于相同的边界区域；

6)判断选出的两条回路是否具有相邻边，若不存在相邻边，则执行步骤2，若存在相邻边，则将相邻边去除，合并为一条单元回路；

7)重复步骤5与步骤6，直到剩余所需数目的随机哈密顿回路为止。

一个实例中，生成双随机哈密顿回路，故将边界处正方形划分为A、B两个区域，中间剩余正方形划分为区域C。

本发明的特点及有益效果是：

利用该方法可以同时生成多条随机哈密顿回路，生成拓扑结构具有高度随机性。同时各哈密顿回路之间完全随机，无相关性。配合多个检测传感器，将大大提升顶层金属防护层的抗攻击能力。

附图说明：

图1双回路区域划分示意图。

(a)点阵图(b)区域划分示意图

图2双回路随机选择合并示意图。

图3双回路中心区域合并示意图。

(a)中心区域存在未合并单元回路示意图

(b)中心区域不存在未合并单元回路示意图

图4完整双回路生成结果示意图。

图5大格点数目双回路生成结果示意图。

图6四回路区域划分示意图。

具体实施方式

本发明适用于芯片顶层金属防护层生成，涉及基于高复杂随机哈密顿回路拓扑结构的防护层生成时，同时进行同一区域内多条随机哈密顿回路的生成方法。

本发明提出一种在同一区域同时生成多条随机哈密顿回路的生成算法。该算法预先将边界部分划分为多个区域，每个区域最终将生成一条随机哈密顿回路。将边界区域和中心区域再进行循环随机合并，最终生成预定数目的随机哈密顿回路。其算法框架如下所示。为便于说明，以双随机哈密顿回路生成过程作为实施例，生成过程示意图如图1至图4所示。

多路随机哈密顿回路生成算法