[发明专利]一种阵列基板及显示装置

说明书

本发明公开了一种阵列基板及显示装置，通过设计使半导体层、公共电极线、源漏金属层、公共电极层和像素电极层在衬底基板上的正投影在非开口区域具有共同的重叠区域，以使公共电极层和像素电极层之间在重叠区域处构成第一电容，公共电极层和源漏金属层之间在重叠区域处构成第二电容，半导体层与公共电极线之间在重叠区域处构成第三电容，进而使得第一电容、第二电容和第三电容并联后构成存储电容的一部份。在现有的开口区域内公共电极层和像素电极层形成已有的存储电容的基础上，通过在非开口区域增加并联的第一电容、第二电容和第三电容的方式，增大了阵列基板的存储电容，可以提高阵列基板的像素电压保持率，降低显示装置闪烁不良的问题。

技术领域

本发明涉及显示技术领域，尤指一种阵列基板及显示装置。

背景技术

随着薄膜晶体管(TFT，Thin Film Transistor)液晶显示技术的不断发展，具有低功耗、高分辨率、快速反应和高开口率的低温多晶硅(LTPS，Low Temperature Poly-silicon)的TFT显示装置逐渐成为主流被广泛应用。

在基于LTPS的TFT显示装置中，阵列基板中的存储电容主要存在于开口区域中像素电极和公共电极之间交叠的区域，在非开口区域即薄膜晶体管区域像素电极和公共电极无交叠，随着对产品分辨率和开口率要求的提高，会导致阵列基板中的像素间距(PixelPitch)越来越小，进而导致阵列基板的存储电容越来越小。在扫描频率降低后，一帧所需保持时间变长，对面板的保持能力要求更高，由于在同等大小的漏电流情况下，存储电容越小会导致像素电压的保持率越低，进而会导致闪烁(Flicker)等不良现象的产生，极大地降低了阵列基板的显示品质。

因此，如何在不影响开口率的情况下提高阵列基板的存储电容，是本领域急需解决的技术问题。

发明内容

本发明实施例提供一种阵列基板及显示装置，用以解决现有技术中存在的存储电容较小的问题。

本发明实施例提供的一种阵列基板，包括：衬底基板，在所述衬底基板上依次层叠设置的半导体层、栅绝缘层、栅金属层、层间介电层、源漏金属层、平坦层、公共电极层、钝化层和像素电极层，以及设置在所述衬底基板上的公共电极线；其中，

所述半导体层、所述公共电极线、所述源漏金属层、所述公共电极层和所述像素电极层在所述衬底基板上的正投影具有共同的重叠区域；

所述公共电极层和所述像素电极层之间在所述重叠区域处构成第一电容，所述公共电极层和所述源漏金属层之间在所述重叠区域处构成第二电容，所述半导体层与所述公共电极线之间在所述重叠区域处构成第三电容；

所述第一电容、所述第二电容和所述第三电容并联后构成存储电容的一部份。

另一方面，本发明实施例还提供了一种显示装置，包括：本发明实施例提供的上述阵列基板。

本发明有益效果如下：

本发明实施例提供的一种阵列基板及显示装置，通过设计变更各膜层的图案位置，使半导体层、公共电极线、源漏金属层、公共电极层和所述素电极层在衬底基板上的正投影在非开口区域具有共同的重叠区域，以使公共电极层和像素电极层之间在重叠区域处构成第一电容，公共电极层和源漏金属层之间在重叠区域处构成第二电容，半导体层与公共电极线之间在重叠区域处构成第三电容，进而使得第一电容、第二电容和第三电容并联后构成存储电容的一部份。在现有的开口区域内公共电极层和像素电极层形成已有的存储电容的基础上，通过在非开口区域增加并联的第一电容、第二电容和第三电容的方式，在不影响开口率的情况下增大了阵列基板的存储电容，可以提高阵列基板的像素电压保持率，降低显示装置闪烁不良的问题。

附图说明

图1a为本发明实施例提供的阵列基板的平面结构示意图之一；

图1b为图1a中沿AA的截面示意图；