[发明专利]一种时钟停振检测电路

权利要求书

1.一种时钟停振检测电路，其包括时钟信号锁存电路、低电平稳态检测电路、高电平稳态检测电路、停振指示信号锁存电路；时钟信号锁存电路的输入端连接待检测时钟信号，输出端分别连接低电平稳态检测电路、高电平稳态检测电路的输入端；而低电平稳态检测电路、高电平稳态检测电路的输出端则连接至停振指示信号锁存电路，停振指示信号锁存电路输出停振检测结果。

2.根据权利要求1所述的时钟停振检测电路，其特征在于，所述时钟信号锁存电路整形并锁存待测的输入时钟信号，当时钟停振或悬浮时，所述的锁存电路的输出仍有明确的高电平或者低电平，便于后续所述的高、低电平稳态检测电路有一个明确的输入信号。

3.根据权利要求1和2所述的时钟停振检测电路，其特征在于，所述低电平稳态检测电路利用时钟信号的持续翻转，交替开关两个MOS关开关，接通两个大小不等的电流源，给一个负载电容充电或者放电相同的时间，最终使得电容电压为“高”，后续的迟滞比较器输出固定为“低”；而所述高电平稳态检测电路与此相对应，利用时钟信号持续翻转，交替开关两个MOS关开关，接通两个大小不等的电流源，给一个负载电容充电或者放电相同的时间，最终使得电容电压为“低”，后续的迟滞比较器输出固定为“高”；所述两个稳态检测电路输出信号逻辑相反，经过所述的停振指示信号锁存电路，输出停振检测结果。

4.根据权利要求1至3所述的时钟停振检测电路，其特征在于，所述高、低电平稳态检测电路中的充电电流、放电电流、电容的大小可以根据所检测的时钟信号频率大小、停振时间检测阈值大小而调节，以节省芯片面积成本和功耗。

5.根据权利要求1至4所述的时钟停振检测电路，其特征在于，所述高、低电平稳态检测电路在输入时钟信号停振或者高阻悬浮时，它们的输出将会同时为逻辑1，或者同时为逻辑0，且通过所述停振指示信号锁存电路后，输出逻辑信号表示时钟停振或者曾经停振过。

6.根据权利要求1至5所述的时钟停振检测电路，其特征在于，所述高、低电平稳态检测电路分别包含一个迟滞比较器，以提高电路的抗干扰能力，并减低所述时钟停振检测电路整体功耗。

7.根据权利要求1至6所述的时钟停振检测电路，其特征在于，所述高、低电平稳态检测电路中分别包含的充、放电电流值相对比值可以根据实际需要调节，无需固定的特殊比例关系。