[发明专利]电连接电容插塞的硅化钴层的制作方法在审
| 申请号： | 201710584713.0 | 申请日： | 2017-07-18 |
| 公开（公告）号： | CN109273373A | 公开（公告）日： | 2019-01-25 |
| 发明（设计）人： | 吴佳臻;陈意维;许启茂;张凯钧;蔡志杰;陈品宏;郑存闵;黄怡安 | 申请（专利权）人： | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
| 主分类号： | H01L21/60 | 分类号： | H01L21/60 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 陈小雯 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 硅化钴层 基底 沉积制作工艺 退火 制作工艺 电容 材料层 电连接 插塞 制作 腔室 覆盖 | ||
1.一种电连接电容插塞的硅化钴层的制作方法，包含：
提供一基底放置于一腔室中；
进行一沉积制作工艺，在该基底温度介于50℃至100℃之间以及该腔室温度介于300℃至350℃之间时，形成一钴材料层覆盖该基底；以及
在该沉积制作工艺之后，进行一退火制作工艺，在该基底维持于300℃至350℃之间时，进行该退火制作工艺50秒至60秒之间，使得该钴材料层反应成为一硅化钴层。
2.如权利要求1所述的电连接电容插塞的硅化钴层的制作方法，另包含：在形成该硅化钴层后，进行一快速加热制作工艺，该快速加热制作工艺的操作温度介于600℃至650℃之间，操作时间介于30秒至60秒之间。
3.如权利要求3所述的电连接电容插塞的硅化钴层的制作方法，另包含在该快速加热制作工艺之后，移除未反应的该钴材料层。
4.如权利要求1所述的电连接电容插塞的硅化钴层的制作方法，其中在该退火制作工艺时，只有部分的该钴材料层反应为该硅化钴层。
5.如权利要求1所述的电连接电容插塞的硅化钴层的制作方法，其中在该沉积制作工艺时，该钴材料层未反应为硅化钴。
6.如权利要求1所述的电连接电容插塞的硅化钴层的制作方法，另包含在该硅化钴层完成后，形成一电容插塞和该硅化钴层电连接。
7.如权利要求1所述的电连接电容插塞的硅化钴层的制作方法，其中该基底上设置有一晶体管和一电容结构，该晶体管包含一埋藏式栅极以及一源极/漏极掺杂区，该硅化钴层和该源极/漏极掺杂区接触，一导电插塞电连接该电容结构和该硅化钴层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司，未经联华电子股份有限公司;福建省晋华集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710584713.0/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
