[发明专利]一种氧化物半导体薄膜晶体管陷阱态密度提取方法

说明书

本发明涉及一种氧化物半导体薄膜晶体管陷阱态密度提取方法，属于半导体器件技术领域。一种氧化物半导体薄膜晶体管陷阱态密度提取方法，其中包括半导体和栅绝缘层界面陷阱态的提取以及半导体体内陷阱态的提取。本发明主要包括以下步骤：1）给氧化物半导体薄膜晶体管施加不同时长的正向偏压应力，测试相应的转移特性曲线；2）基于转移特性的变化规律，分析阈值电压漂移机制，确定阈值电压漂移随时间的变化关系式；3）如果阈值电压漂移与所加应力时间满足扩展指数模型，提取半导体体内陷阱态的特征温度；4）利用亚阈值摆幅和陷阱态的关系，提取半导体和栅绝缘层界面态密度以及半导体体内陷阱态密度。本发明提供的陷阱态密度提取方法能同时提取薄膜晶体管界面陷阱态及体内陷阱态，计算过程较已有的方法更简单，限制条件少，适用范围广。

技术领域

本发明涉及半导体的技术领域，更具体地，涉及一种氧化物半导体薄膜晶体管陷阱态密度提取方法。

背景技术

氧化物半导体薄膜晶体管具有迁移率较大、透明、与非晶硅低温制备工艺兼容、可实现柔性显示、大面积制作时均匀性较好等优点而受到较大关注，被广泛应用于AMLCD、AMOLED、环形振荡器的逻辑门、传感器等。

薄膜晶体管的陷阱态包括半导体和栅绝缘层界面陷阱态以及半导体体内陷阱态。与氢化非晶硅薄膜晶体管类似，氧化物半导体薄膜晶体管也存在较多的非均匀分布的带隙缺陷态，这些与制备工艺密切相关的带隙态对氧化物半导体薄膜晶体管的电特性等存在决定性作用。研究氧化物半导体薄膜晶体管陷阱态密度的提取方法，有助于更好地分析器件性能，理解器件的退化和失效机制，改善器件工艺，为电路设计提供依据，对开发电路大有裨益。

目前，已有的氧化物半导体薄膜晶体管陷阱态密度提取方法主要包括：1)电容-电压(C–V)法：这种方法需要花较长的时间测试准静态C–V特性来提高信噪比，而且高频C–V易受栅泄漏电流的影响。此外，C–V法需要得知器件工作的平带电压。2)场效应(F-E)法：该方法假设晶体管的导电机制主要为陷阱态限制导电，这个前提条件的存在就使得该方法很难得到氧化物半导体薄膜晶体管的受主型陷阱态的提取。因为对于氧化物半导体薄膜晶体管而言，载流子浓度大到一定程度时，主要导电机制为渗流导电。3)利用光效应提取陷阱态的光电容法和光子激发电荷收集光谱法。但光照会改变材料特性，使陷阱态分布发生变化。4)利用梅尔－涅铎原则提取，但需预先得知晶体管的平带电压及梅尔－涅铎因子，此外，该方法只能在器件工作于亚阈值区的情况下使用。

综上所述，急需开发一种适用于氧化物半导体薄膜晶体管陷阱态提取的方法，而且随着氧化物半导体薄膜晶体管在实际电子电路中的广泛应用，为了能更快速方便有效评测器件特性，对计算简单、适用范围广的陷阱态提取方法的需求也变得越来越迫切。

发明内容

本发明为克服上述现有技术所述的至少一种缺陷，提供一种氧化物半导体薄膜晶体管陷阱态密度提取方法，本发明的陷阱态密度提取方法计算过程较已有的方法更简单，能同时提取界面陷阱态及体内陷阱态分布，可用于单栅和双栅氧化物半导体薄膜晶体管陷阱态提取。

本发明具体的技术方案是：一种氧化物半导体薄膜晶体管陷阱态密度提取方法，其中，包括以下步骤：

1)给氧化物半导体薄膜晶体管施加不同时长的正向偏压应力，测试相应的转移特性曲线；

2)基于转移特性的变化规律，分析阈值电压漂移机制，确定阈值电压漂移随时间的变化关系式；

3)如果阈值电压漂移与所加应力时间满足扩展指数模型，提取半导体体内陷阱态的特征温度；

4)利用亚阈值摆幅和陷阱态的关系，提取半导体和栅绝缘层界面态密度以及半导体体内陷阱态密度。

进一步的，在无光照，栅极施加不同时长的正向偏压应力时，氧化物半导体薄膜晶体管转移特性曲线是或近似平行移动，亚阈值摆幅大小无明显变化。