[发明专利]阵列基板、显示装置及其驱动方法

权利要求书

1.一种阵列基板，包括栅线和数据线、以及设置在栅线和数据线围设区域内的像素电极；其特征在于，每隔两列像素电极设有一条数据线，该数据线为其相邻的两列像素电极提供数据信号；相邻两行像素电极之间设有三条栅线，该三条栅线中的一条同时为所述两行像素电极提供控制信号，另外两条分别为所述两行像素电极提供控制信号；

所述每个像素电极通过两个串联的晶体管连接到与其相邻的数据线。

2.根据权利要求1所述的阵列基板，其特征在于，所述两个晶体管分别由两条栅线控制，其中一个晶体管连接像素电极，另一个晶体管连接数据线。

3.根据权利要求2所述的阵列基板，其特征在于，所述相邻两行像素电极之间的相邻第一和第二栅线控制的两个晶体管串联至第一像素，所述相邻两行像素电极之间的相邻第二和第三栅线控制的两个晶体管串联至第二像素电极，其中所述第一像素电极和第二像素电极分别位于相邻行和相邻列上。

4.根据权利要求3所述的阵列基板，其特征在于，连接所述第一像素电极和第二像素电极的晶体管连接到同一条数据线。

5.根据权利要求3所述的阵列基板，其特征在于，

连接所述第一像素的两个晶体管中，第一晶体管的栅极连接至所述第一栅线，该第一晶体管的漏极连接所述第一像素的像素电极，该第一晶体管的源极连接第二晶体管的漏极；所述第二晶体管的栅极连接至所述第二栅线，该第二晶体管的源极连接所述数据线；

连接所述第二像素的两个晶体管中，第四晶体管的栅极连接至所述第三栅线，该第四晶体管的漏极连接所述第二像素的像素电极，该第四晶体管的源极第三晶体管的漏极；所述第三晶体管的栅极连接至所述第二栅线，该第三晶体管的源极连接所述数据线。

6.根据权利要求3所述的阵列基板，其特征在于，一行像素上方的第三栅线与该行像素下方的第一栅线加载相同控制信号，这两条栅线分别控制所述同一行像素里的相邻两个像素，所述相邻两个像素由同一条数据线提供信号。

7.根据权利要求1所述的阵列基板，其特征在于，在第一行像素的上方设有两条栅线，该两条栅线共同控制奇数列或者偶数列的像素电极；

在最后一行像素的下方设有两条栅线，该两条栅线共同控制偶数列或者奇数列的像素电极。

8.一种显示装置，包括权利要求1-7任一项所述的阵列基板。

9.一种用于权利要求8所述的显示装置的驱动方法，其特征在于，包括：

依次向相邻两行像素电极之间的三条栅线施加控制信号；其中，与上方像素电极相连的两条栅线的有效信号时序有部分重叠，与下方像素电极相连的两条栅线的有效信号时序有部分重叠。

10.根据权利要求9所述的驱动方法，其特征在于，所述栅线的有效信号时序包括第一部分和第二部分，控制同一行像素电极的两条栅线中的第一条栅线的有效信号时序的第二部分与这两条栅线中的第二条栅线的有效信号时序的第一部分重叠。

11.根据权利要求10所述的驱动方法，其特征在于，所述第一部分和第二部分的时长相等。