[发明专利]纳米线晶体管及其形成方法

说明书

本发明提供一种纳米线晶体管及其形成方法，其中，所述形成方法包括：提供衬底；在所述衬底上形成组合结构，所述组合结构包括一个或多个层叠设置的组合层，所述组合层包括位于所述衬底上的牺牲层和位于所述牺牲层上的沟道层，所述沟道层和牺牲层的材料不相同；对所述组合结构侧壁的牺牲层进行刻蚀，在所述组合结构侧壁表面形成凹陷；在所述凹陷暴露出的牺牲层表面形成隔离层；形成所述隔离层之后，在所述组合结构两侧的衬底上形成源漏掺杂层，所述源漏掺杂层与所述牺牲层之间具有所述隔离层；形成源漏掺杂层之后，去除剩余的牺牲层；形成包围所述沟道层的栅极结构。所形成的晶体管能够降低寄生电容，改善晶体管性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种纳米线晶体管及其形成方法。

背景技术

随着半导体技术的发展，半导体器件的特征尺寸不多缩小。在器件尺寸进入深亚微米尺寸后，短沟道效应成为传统平面晶体管持续小型化的障碍。这源于栅极控制能力的下降，同时漏极对体电势的影响越来越大。

纳米线晶体管(NWFET)有望解决这一问题。一方面，小的沟道厚度和宽度使纳米线晶体管的栅极更靠近沟道的各个部分，有助于晶体管栅极能力的增强，而且纳米线晶体管大多采用围栅结构，栅极从各个方向对沟道进行调制，能够进一步增强调制能力，改善阈值特性。因此，纳米线晶体管能够抑制短沟道效应，缩小晶体管尺寸。另一方面，纳米线晶体管利用自身的细沟道和围栅结构改善栅极调节能力和抑制短沟道效应，缓解了减薄栅介质层厚度的要求，能够减小栅极漏电流。

然而，现有技术形成的纳米线晶体管的栅极与源漏掺杂层之间的距离较小，导致栅极与源漏掺杂层之间的寄生电容较大，使纳米线晶体管的性能较差。

发明内容

本发明解决的问题是提供一种纳米线晶体管及其形成方法，能够降低栅极与源漏掺杂层之间的寄生电容，改善纳米线晶体管的性能。

为解决上述问题，本发明技术方案提供一种纳米线晶体管的形成方法，包括：提供衬底；在所述衬底上形成组合结构，所述组合结构包括一个或多个层叠设置的组合层，所述组合层包括位于所述衬底上的牺牲层和位于所述牺牲层上的沟道层，所述沟道层和牺牲层的材料不相同；对所述组合结构侧壁的牺牲层进行刻蚀，在所述组合结构侧壁表面形成凹陷；在所述凹陷暴露出的牺牲层表面形成隔离层；形成所述隔离层之后，在所述组合结构两侧的衬底上形成源漏掺杂层，所述源漏掺杂层与所述牺牲层之间具有所述隔离层；形成源漏掺杂层之后，去除剩余的牺牲层；去除剩余的牺牲层之后，形成包围所述沟道层的栅极结构。

可选的，形成栅极结构之前，在所述组合结构侧壁和顶部表面形成伪栅极结构，所述伪栅极结构侧壁表面具有侧墙；形成所述组合结构、伪栅极结构和侧墙的步骤包括：在所述衬底上形成初始组合结构，所述初始组合结构包括单个或多个层叠设置的初始组合层，所述初始组合层包括位于所述衬底上的初始牺牲层以及位于所述初始牺牲层上的初始沟道层；形成横跨所述初始组合结构的伪栅极结构，所述伪栅极结构覆盖所述初始组合结构部分侧壁和顶部表面；形覆盖所述伪栅极结构侧壁的侧墙；以所述伪栅极结构和侧墙为掩膜对所述初始组合结构进行刻蚀至暴露出所述衬底表面，形成组合结构；形成栅极结构之前，所述形成方法还包括：在所述源漏掺杂层和衬底上形成介质层，所述介质层覆盖所述伪栅极结构侧壁；去除所述伪栅极结构，在所述介质层中形成栅极开口；所述栅极结构位于所述栅极开口中。

可选的，所述侧墙的厚度大于或等于所述凹陷的深度，所述凹陷的深度为所述凹陷在垂直于所述组合结构侧壁方向上的尺寸。

可选的，所述侧墙的宽度为2nm～20nm；所述凹陷的深度为2nm～20nm。

可选的，对所述组合结构侧壁的牺牲层进行刻蚀的工艺包括湿法刻蚀工艺或各向同性干法刻蚀工艺。