[发明专利]保护装置的电路及方法

说明书

技术领域

本发明实施例涉及保护半导体装置的电路及方法。

背景技术

集成电路及其它半导体装置经形成以包含耦合在一起且耦合到各种其它构件以形成功能装置的许多个别晶体管。如果晶体管的任一者故障，那么可毁坏装置功能性。在先进半导体装置制作及制造中，在用于形成集成电路及其它半导体装置的制作操作序列中多次使用等离子化学操作。等离子操作包含等离子蚀刻操作及等离子沉积操作。等离子气相沉积(PVD)及等离子辅助化学气相沉积(PECVD)仅表示许多等离子沉积操作的两者。

等离子操作利用激发离子，且通常在高偏压下将此类离子引导到其上形成装置的衬底的表面。在集成电路及其它半导体装置中利用的高度灵敏晶体管通常包含定位在栅极介电质(其可为氧化物或其它栅极介电质材料)上方的栅极(例如，包含多晶硅或金属的栅极)。在等离子操作期间，电荷累积在栅极上，且累积电荷导致跨栅极介电质的增加的电压。如果跨栅极介电质的电压超过阈值(例如，10MV/cm)，那么电荷通过介电质可引起在介电质与下层衬底(例如，硅衬底)之间的接口中产生陷阱的损害。等离子诱发的栅极介电质损害通常称为天线效应，且其是损害晶体管栅极及晶体管栅极介电质材料的效应。在制造MOS集成电路期间，此损害可潜在地引起成出率、可靠性及噪声问题。如果栅极介电质损害严重，那么可毁坏装置功能性。

发明内容

根据本发明的实施例，一种用于保护装置的电路包括：第一装置，其应受保护，所述第一装置包含第一厚度的栅极介电质；第二装置，其包含第二厚度的栅极介电质，所述第二厚度小于所述第一厚度；及栅极，其由所述第一装置及所述第二装置共享。

根据本发明的实施例，一种用于保护装置的方法包括：形成应受保护的第一装置，所述第一装置包含第一厚度的栅极介电质；形成第二装置，其包含第二厚度的栅极介电质，所述第二厚度小于所述第一厚度；及形成由所述第一装置及所述第二装置共享的栅极。

根据本发明的实施例，一种用于保护装置的电路包括：第一装置，其应受保护；第二装置，其具有经配置以诱发所述第二装置中的局部电场集中的形状；及栅极，其由所述第一装置及所述第二装置共享。

附图说明

当结合附图阅读时，从以下实施方式最佳理解本揭露的方面。应注意，根据产业中的标准实践，各个构件未按比例绘制。事实上，为论述起见，可任意增大或减小各个构件的尺寸。

图1描绘根据一些实施例的用于保护关键装置的例示性电路。

图2A描绘根据一些实施例的用于保护关键装置的电路的例示性布局。

图2B描绘根据一些实施例的图2A的电路的例示性等效电路。

图3A描绘根据一些实施例的用于保护关键装置的另一电路的例示性布局。

图3B描绘根据一些实施例的图3A的电路的例示性等效电路。

图4A及4B描绘根据一些实施例使用具有锐角的虚设装置来保护关键装置。

图5描绘根据一些实施例的用于保护关键装置的例示性方法的操作。

图6描绘根据一些实施例的用于保护关键装置的另一例示性方法的操作。

具体实施方式

以下揭露提供用于实施所提供目标的不同特征的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本揭露。当然，此类实例仅为实例且并不意欲为限制性的。例如，在以下描述中，第一构件形成在第二构件上方或上可包含其中第一构件及第二构件经形成而直接接触的实施例，且还可包含其中额外构件可形成在第一构件与第二构件之间使得第一构件及第二构件可未直接接触的实施例。另外，本揭露可在各项实例中重复组件符号及/或字母。此重复是用于简单及清楚的目的且本身并不指示所论述的各种实施例及/或配置之间的关系。

此外，为便于描述，空间相对术语(诸如“下面”、“下方”、“下”、“上方”、“上”及类似者)在本文中可用于描述一个组件或特征与另一(些)组件或特征的关系，如图中所绘示。除图中描绘的定向之外，空间相对术语还意欲涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或成其它定向)，且因此可同样解释本文中使用的空间相对描述符。